[实用新型]一种双绕组直流无刷电机冗余控制系统有效
| 申请号: | 201520836633.6 | 申请日: | 2015-10-27 |
| 公开(公告)号: | CN205142058U | 公开(公告)日: | 2016-04-06 |
| 发明(设计)人: | 黄康;邵可;甄圣超;赵福民;于蓉蓉;陈球胜;蒋晓炜 | 申请(专利权)人: | 合肥工业大学 |
| 主分类号: | H02P6/00 | 分类号: | H02P6/00 |
| 代理公司: | 合肥金安专利事务所 34114 | 代理人: | 吴娜 |
| 地址: | 230009 安*** | 国省代码: | 安徽;34 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 绕组 直流 电机 冗余 控制系统 | ||
1.一种双绕组直流无刷电机冗余控制系统,其特征在于:包括主份控制系统(10)、备份控制系统(30)和仲裁器(20),所述主份控制系统(10)的输入端与第一转子位置检测电路(17)的输出端相连,主份控制系统(10)的输出端与第一电机绕组(15)相连,主份控制系统(10)输出同步信号至备份控制系统(30),主份控制系统(10)发送其内第一主控芯片(11)的状态信息、第一驱动芯片(13)的状态信息至仲裁器(20);所述备份控制系统(30)的输入端与第二转子位置检测电路(37)的输出端相连,备份控制系统(30)的输出端与第二电机绕组(35)相连,备份控制系统(30)输出其内第二主控芯片(31)的状态信息、第二驱动芯片(33)的状态信息至仲裁器(20)。
2.根据权利要求1所述的双绕组直流无刷电机冗余控制系统,其特征在于:所述主份控制系统(10)由第一主控芯片(11)、第一信号锁存器(12)、第一驱动芯片(13)、第一三相桥式驱动电路(14)、第一相电流检测电路(16)、第一PWM输出检测电路和第一转子位置检测电路(17)组成,第一主控芯片(11)采用ARM微控制器STM32F103,所述第一主控芯片(11)的PWM1~6脚输出PWM信号至第一信号锁存器(12),第一主控芯片(11)的IO_0脚输出第一主控芯片(11)的状态信息至仲裁器(20)的MCU1端,第一主控芯片(11)的IO_1脚输出第一驱动芯片(13)的状态信息至仲裁器(20)的Driver1端,第一主控芯片(11)的串口USART_TX发送同步信号至第二主控芯片(31)的串口USART_RX,第一信号锁存器(12)的输出端与第一驱动芯片(13)的输入端相连,第一驱动芯片(13)分两路输出,一路与第一三相桥式驱动电路(14)的输入端相连,另一路通过第一PWM输出检测电路与第一主控芯片(11)的第一输入端相连,第一三相桥式驱动电路(14)分两路输出,一路与第一电机绕组(15)相连,另一路通过第一相电流检测电路(16)与第一主控芯片(11)的第二输入端相连,第一主控芯片(11)的第三输入端与用于检测电机转子位置的第一转子位置检测电路(17)的输出端相连。
3.根据权利要求1所述的双绕组直流无刷电机冗余控制系统,其特征在于:所述备份控制系统(30)由第二主控芯片(31)、第二信号锁存器(32)、第二驱动芯片(33)、第二三相桥式驱动电路(34)、第二相电流检测电路(36)、第二PWM输出检测电路和第二转子位置检测电路(37)组成,第二主控芯片(31)采用ARM微控制器STM32F103,所述第二主控芯片(31)的PWM1~6脚输出PWM信号至第二信号锁存器(32),第二主控芯片(31)的IO_0脚输出第二主控芯片(31)的状态信息至仲裁器(20)的MCU2端,第二主控芯片(31)的IO_1脚输出第二驱动芯片(33)的状态信息至仲裁器(20)的Driver2端,第二信号锁存器(32)的输出端与第二驱动芯片(33)的输入端相连,第二驱动芯片(33)分两路输出,一路与第二三相桥式驱动电路(34)的输入端相连,另一路通过第二PWM输出检测电路与第二主控芯片(31)的第一输入端相连,第二三相桥式驱动电路(34)分两路输出,一路与第二电机绕组(35)相连,另一路通过第二相电流检测电路(36)与第二主控芯片(31)的第二输入端相连,第二主控芯片(31)的第三输入端与用于检测电机转子位置的第二转子位置检测电路(37)的输出端相连。
4.根据权利要求1所述的双绕组直流无刷电机冗余控制系统,其特征在于:所述仲裁器(20)由第一与门(21)、第二与门(22)和非门(23)组成,第一与门(21)的输入端接收第一主控芯片(11)发送的第一主控芯片(11)的状态信息、第一驱动芯片(13)的状态信息,第二与门(22)的第一输入端接收第二主控芯片(31)发送的第二主控芯片(31)的状态信息、第二驱动芯片(33)的状态信息,第一与门(21)分两路输出,一路输出用于控制第一信号锁存器(12)通断的控制信号Latch1,另一路与非门(23)的输入端相连,非门(23)的输出端与第二与门(22)的第二输入端相连,第二与门(22)的输出端输出用于控制第二信号锁存器(32)通断的控制信号Latch2。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于合肥工业大学,未经合肥工业大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201520836633.6/1.html,转载请声明来源钻瓜专利网。





