[实用新型]一种低功耗低速时钟电路和可穿戴式设备

权利要求书

1.一种低功耗低速时钟电路，其特征在于，所述低功耗低速时钟电路包括：

振荡电路；

与所述振荡电路连接，并且为所述振荡电路提供偏置电流的偏置电路；

连接在所述偏置电路和振荡电路之间，用来保证低功耗低速时钟电路能够正常启动的启动电路；

其中，所述偏置电路包括：

第一NMOS管N1、第二NMOS管N2、限流电阻R1、第一PMOS管P1和第二PMOS管P2；

所述第一NMOS管N1的栅极接所述第一PMOS管P1的漏极和所述限流电阻R1的第一端的公共连接端，所述限流电阻R1的另一端同时接所述第一NMOS管N1的漏极和所述第二NMOS管N2的栅极的公共连接端；所述第一NMOS管N1的源极和第二NMOS管N2的源极同时和地VSS连接；所述第一PMOS管P1的源极和第二PMOS管P2的源极同时接电源VDD，所述第一PMOS管P1的栅极和第二PMOS管P2的栅极同时接所述启动电路，所述第二PMOS管P2的漏极接所述第二NMOS管N2的漏极。

2.如权利要求1所述的低功耗低速时钟电路，其特征在于，所述启动电路包括：

第一反相器INV1、第三PMOS管P3、第四使能开关PMOS管P4、第三NMOS管N3、第四NMOS管N4和第五NMOS管N5；

所述第一反相器INV1的输入端接使能控制信号EN，第一反相器INV1的输出端接第四使能开关PMOS管P4的栅极；所述第三PMOS管P3的源极与所述第四使能开关PMOS管P4的源极同时接电源VDD，所述第三PMOS管P3的栅极接使能控制信号EN；所述第三NMOS管N3的的漏极接所述第三PMOS管P3的漏极和所述第四NMOS管N4的栅极的公共连接端，所述第三NMOS管N3的源极与所述第五NMOS管N5的源极同时和地VSS连接；所述第四NMOS管N4的漏极接所述第四使能开关PMOS管P4的漏极以及接所述第一PMOS管P1的栅极和第二PMOS管P2的栅极的公共连接端，所述第四NMOS管N4的源极接所述第五NMOS管N5的漏极，所述第五NMOS管N5的栅极接所述第一反相器INV1的输出端。

3.如权利要求2所述的低功耗低速时钟电路，其特征在于，所述振荡电路包括：

第二反馈控制反相器INV2、第三整形限流反相器INV3、第四增强驱动反相器INV4、第五增强驱动反相器INV5，第五充电PMOS管P5、第六充电PMOS管P6、第七使能开关PMOS管P7，第六NMOS管N6、第七NMOS管N7、第八NMOS管N8和第九NMOS管N9；

所述第五充电PMOS管P5的源极、第六充电PMOS管P6的源极和第七使能开关PMOS管P7的源极同时接电源VDD；所述第三整形限流反相器INV3、第四增强驱动反相器INV4和第五增强驱动反相器INV5串接在所述第七使能开关PMOS管P7的漏极和时钟CLK之间；所述第二反馈控制反相器INV2的输入端接所述第四增强驱动反相器INV4的输出端，所述第二反馈控制反相器INV2的输出端接所述第五充电PMOS管P5的栅极和第六充电PMOS管P6的栅极的公共连接端；所述第八NMOS管N8的栅极接所述第六充电PMOS管P6的栅极以及所述第五充电PMOS管P5的漏极和第六NMOS管N6的漏极的公共连接端，所述第八NMOS管N8的源极和漏极与地VSS连接形成回路；所述第六NMOS管N6的源极接所述第七NMOS管N7的漏极，所述第七NMOS管N7的栅极和所述第九NMOS管N9的栅极和所述第二NMOS管N2的栅极和所述第三NMOS管N3的栅极相连接，所述第七NMOS管N7的源极和第九NMOS管N9的源极同时和地VSS连接。