[实用新型]MEMS器件有效
| 申请号: | 201520754632.7 | 申请日: | 2015-09-25 |
| 公开(公告)号: | CN205257992U | 公开(公告)日: | 2016-05-25 |
| 发明(设计)人: | C·卡奇雅;D·O·韦拉;D·阿吉厄斯;M·斯皮特里 | 申请(专利权)人: | 意法半导体(马耳他)有限公司 |
| 主分类号: | B81B7/00 | 分类号: | B81B7/00;B81B7/02 |
| 代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华;张宁 |
| 地址: | 马耳他*** | 国省代码: | 马耳他;MT |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | mems 器件 | ||
技术领域
本实用新型涉及一种用于MEMS传感器器件的晶片级封装。
背景技术
如已知的那样,用于诸如加速度计、陀螺仪、磁力计、压力或力传感器的MEMS传感 器器件的当前封装遵循将芯片附接至衬底、引线键合并封装的标准工艺流程。
图1示出了具有LGA(岛状栅格阵列)封装2的示例性MEMS传感器器件1。
MEMS传感器器件1包括第一裸片3,包括例如硅的半导体材料并且包括结构层3’和 有源层3”,其中集成了微机械感测结构S、示意性示出并且包括例如悬挂在空腔之上的隔 膜、惯性质量块、弹性元件和/或其他微机械感测部件。
第一裸片3具有由有源层3”限定、在此处形成微机械感测结构S的正面3a,以及由 结构层3’限定、相对于垂直方向z与正面3a相对的背表面3b(第一裸片3具有在正交于垂直 方向z的水平面xy中的主延伸部)。第一裸片3也可以集成其他机械或电子部件,取决于应 用。
MEMS传感器器件1也包括第二裸片4,包括例如硅的半导体材料,并且包括相应结 构层4’和相应有源层4”,其中集成了电子电路A(所谓AISC-专用集成电路)、示意性示出并 且可操作地耦合至微机械感测结构S,例如以处理响应于检测到量(诸如线或角加速度、压 力或力)而产生的电信号并且以在封装2的外侧提供已处理输出信号。
第二裸片4具有由有源层4”限定的、在此处形成了ASIC电路A的相应正面4a,以及 由结构层4’限定、相对于垂直方向z与正面4a相对的背表面4b。
第一和第二裸片3、4沿垂直方向z堆叠,也即第一裸片3布置在第二裸片4上,使得 第一裸片的背表面3b附接至第二裸片4的背面4a,插入了粘合层5(或多个粘合层,如图1所 示)。
在示例中,第二裸片4具有大于第一裸片3对应水平延伸部的水平延伸部(在正交 于垂直方向z的水平面xy中)。
第一和第二裸片3、4之间的电连接通过引线键合完成,采用电引线6将由第一裸片 3的正面3a承载的第一焊盘7连接至由第二裸片4的正面4a承载的第二焊盘8(布置使得第二 裸片4的相同正面4a并未被第一裸片3覆盖)。特别地,第一焊盘7电耦合至微机械感测结构 S,而第二焊盘8电耦合至ASIC电路A。
MEMS传感器器件1进一步包括衬底9,例如由堆叠的导电层和介电层构成的多层结 构,其用作封装2的基底和底外表面。
第一和第二裸片3、4的堆叠布置在衬底9上;特别地,第二裸片4的背表面4b经由另 一粘合层11(或多个粘合层,如图1所示)附接至衬底9的正面9a。
其他电引线12将由第二裸片4的正面4a承载的第三焊盘13连接(并且电耦合至 ASIC电路A)至由衬底9的正面9a承载的第四焊盘14(布置使得相同正面9a并未被第一和第 二裸片3、4的堆叠覆盖)。
衬底9的背面9b面向封装2的外侧,并且承载了至外部装置的外部连接,例如用于 焊接至其中集成了MEMS传感器器件1的电子设备(未示出)的外部印刷电路板(PCB)。特别 地,衬底9的背面9b承载了电连接元件,在示例中为导电岛15的形式,并且穿过衬底9提供其 他电连接15’(所谓TSV—穿硅通孔),用于将相同导电岛15连接至第四焊盘14。
其他已知技术方案可以设计使用球形或球体用于电连接至外部印刷电路板 (PCB);这些封装已知为BGA球栅阵列封装。
MEMS传感器器件1此外包括例如为绝缘树脂材料的模塑化合物16,其覆盖并围绕 了第一和第二裸片3、4的堆叠,并且此外覆盖了衬底9的正面9a(其中相同正面9a并未被第 一和第二裸片3、4的堆叠覆盖)。电引线6、12嵌入在模塑化合物16内。
相同模塑化合物的正面限定了MEMS传感器器件1的封装2的顶部外表面。
该标准封装组件尽管在许多方面具有优点,但是遭受了一些缺点。
特别地,封装2具有可以与许多应用不兼容的尺寸(尤其是沿垂直方向z),其中尺 寸是重要的设计参数,例如在便携式或可穿戴电子装置中。
此外,电引线6、12可以在模塑处理期间经受断裂,这导致所制造MEMS传感器器件1 的故障。
为了解决这些问题,已经提出了一些技术方案,设计消除衬底9(所谓晶片级封 装),或采用倒装芯片技术在第一和第二裸片3、4之间电连接,用于实现芯片接合以及电连 接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体(马耳他)有限公司,未经意法半导体(马耳他)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201520754632.7/2.html,转载请声明来源钻瓜专利网。





