[实用新型]图像传感器像素电路及处理器系统有效

专利信息
申请号: 201520752251.5 申请日: 2015-09-25
公开(公告)号: CN205159323U 公开(公告)日: 2016-04-13
发明(设计)人: J·希内塞克 申请(专利权)人: 半导体元件工业有限责任公司
主分类号: H01L27/146 分类号: H01L27/146;H04N5/335
代理公司: 中国国际贸易促进委员会专利商标事务所 11038 代理人: 申发振
地址: 美国亚*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 图像传感器 像素 电路 处理器 系统
【说明书】:

技术领域

本实用新型涉及固态图像传感器阵列(例如,互补金属氧化物半导体CMOS阵列),而更具体地,涉及具有像素的图像传感器,像素可以具有亚微米尺寸并且可以从像素形成于其上的像素衬底的背面或正面被照明。像素的小(即,小于1微米)的尺寸减少图像传感器阵列的成本,但是尽管像素尺寸减小,不牺牲传感器性能(诸如噪声、像素阱能力、动态范围、辉散控制、低的暗电流贡献和可忽略的图像滞后)是重要的。

背景技术

通常的图像传感器通过将冲击的光子转化为集成(收集)到传感器像素中的电子(或空穴)来感测光。一旦完成每个集成周期,收集到的电荷被转化为电压信号,所述电压信号被供应到相应的与图像传感器相关联的输出端子。通常,电荷到电压的转化直接在像素内执行,而作为结果的模拟像素电压信号通过各种像素寻址和扫描方案转移到输出端子。在传递到芯片外之前,模拟电压信号有时可以在芯片上转化为数字等效物。每个像素包括缓冲放大器(即,源极跟随器),其驱动经由各自的寻址晶体管连接到像素的输出感测线。

在电荷到电压的转化完成之后并且作为结果的信号从像素转移出之后,在随后的集成周期开始之前,重置像素。在包括用作电荷检测节点的浮动扩散(FD)的像素中,此重置操作通过瞬间开启重置晶体管来完成,所述重置晶体管将浮动扩散节点连接到电压参考(通常为像素电流漏极节点)用于漏去(或者移除)任何转移到FD节点上的电荷。然而,如本领域已熟知的,使用重置晶体管从浮动扩散节点移除电荷产生热kTC重置噪声。此kTC重置噪声必须使用相关双采样(CDS)信号处理技术来移除,以达成期望的低噪声性能。利用CDS的典型的CMOS图像传感器需要每个像素至少四个晶体管(4T)。具有钉扎的(pinned)光电二极管的4T像素电路的例子可以在Lee(美国专利号5625210)中找到,其作为引用并入此处。

图1示出了CMOS传感器中的像素100的简化的电路图。像素电路100具有双路共享光电二极管方案,其中两个光电二极管共享单个浮动扩散节点。具体地,光电二极管101(PD1)和102(PD2)共享公共的浮动扩散(FD)电荷检测节点114,源极跟随器(SF)晶体管103连接到所述浮动扩散(FD)电荷检测节点114。源极跟随器晶体管103的漏极端子连接到Vdd列偏置线109,而源极跟随器晶体管103的源极通过寻址晶体管104连接到列输出信号(读出)线108。电荷检测节点114通过重置晶体管105重置,所述重置晶体管105也连接到Vdd列偏置线109。来自光电二极管101和102的电荷分别通过电荷转移晶体管106和107转移到浮动扩散节点114上。重置晶体管105的栅极由在行控制线110上接收的重置控制信号控制,电荷转移晶体管106和107的栅极由分别在行线112和113上接收的转移控制信号控制,而寻址晶体管104的栅极由在行寻址线111上接收的行选择控制信号控制。如图1所示,清楚的是,每对像素光电二极管必须耦合到总共五个晶体管(即,每个光电二极管2.5个晶体管)。

当减小像素尺寸时,将每个像素的晶体管的数量和金属线互连的数量最小化是期望的。这通常通过消除行寻址晶体管104来完成。没有行寻址晶体管的像素的操作已被说明,例如,在Hynecek(美国专利号8558931)中,其作为引用并入此处。当像素组件(诸如源极跟随器晶体管)尺寸上减小时,随机电报信号(RTS)噪声变得更主导并且在最终的图像中可察觉到。

因此,能够提供改进的图像传感器像素是期望的。

实用新型内容

本实用新型的一个目的是解决与现有技术中存在的一个或更多个问题相关的问题。

根据本实用新型的一个方面,提供一种图像传感器像素电路,形成于半导体衬底上,包括:光电二极管区,响应于图像光产生电荷;浮动扩散区;电荷转移晶体管,被配置为将所产生的电荷从所述光电二极管区转移到所述浮动扩散区;所述半导体衬底中的n型掺杂阱区;p沟道金属氧化物半导体MOS源极跟随器晶体管,形成于所述半导体衬底上的所述n型掺杂阱区内,其中所述p沟道MOS源极跟随器晶体管具有耦合到所述浮动扩散区的栅极端子和耦合到列读出线的源极端子;以及n沟道MOS重置晶体管,耦合在所述浮动扩散区和偏置电压列线之间,被配置为重置所述浮动扩散区。

根据一个实施例,所述n沟道MOS重置晶体管的漏极端子与所述半导体衬底上的所述n型掺杂阱区重叠,使得所述偏置电压设置到所述n型掺杂阱区。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于半导体元件工业有限责任公司,未经半导体元件工业有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201520752251.5/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top