[实用新型]一种8通道高速同步数据采集系统

说明书

技术领域

本实用新型涉及一种8通道高速同步数据采集系统，属于土木工程领域，应用于结构安全健康监测行业。

背景技术

目前高速同步数据采集系统采用的架构为FPGA+嵌入式处理器架构，FPGA与嵌入式处理器之间采用SPI接口，大多高速同步数据采集系统采用常规的SPI接口，因受SPI接口传输速度的上限影响，同步数据采集系统的速度因此受到限制。另外嵌入式处理器在处理数据流时采用中断方式，占用了嵌入式处理器的内核资源使得数据处理效率、数字滤波、数据传输等效率极低。

实用新型内容

针对上述的问题，本实用新型专利目的在于提供一种8通道高速同步数据采集系统，从而解决了实现高速数据采集的传输瓶颈，使用McASP接口替代SPI接口，同时嵌入式处理器利用EMDA技术将McASP接口的数据直接通过嵌入式处理器内核后台进行数据的缓冲和处理，不占用处理器的资源，使得处理器可以更高效的处理其他任务。整个系统对数据的处理速度极大提升，整个数据采集处理过程嵌入式处理器内核不介入，可整体提高系统的数据处理速度。

注：增强型直接内存存取（EDMA），EnhancedDirectMemoryAccess，是高速数据处理中用于快速数据交换的重要技术，具有独立于CPU的后台批量数据传输的能力；

McASP：称为复通道音频接入接口，这是一种通用的音频接入接口。采用的是时分复用的数据流形式。

为了实现上述目的，本实用新型采用如下技术方案：

一种8通道高速同步数据采集系统，它包括输入接口、程控放大器、抗混叠滤波器、独立24位模数转换器、FPGA控制器、电源管理模块、McASP从机接口、McASP主机接口、I/O扩展器、EDMA模块、嵌入式处理器、数据缓存模块、千兆以太网接口；

输入接口与程控放大器连接，程控放大器与抗混叠滤波器连接，抗混叠滤波器与独立24位模数转换器连接，独立24位模数转换器与FPGA控制器连接；

FPGA控制器中的McASP从机接口与嵌入式处理器中的McASP主机接口相连接；

FPGA控制器中的EDMA模块与McASP主机接口相连接；

嵌入式处理器通过I/O扩展器与程控放大器相连接；

嵌入式处理器分别与数据缓存模块、千兆以太网接口相连接。

一种8通道高速同步数据采集方法：

FPGA控制器将独立24位模数转换器的数字接口数据转换成McASP时序，并通过McASP从机接口将数据传输给嵌入式处理器上的McASP主机接口，McASP主机接口再将数据直接通过EMDA模块将数据存入数据缓存模块，通过嵌入式处理器滤波抽点和协议打包后经过千兆以太网接口将数据发送出去。

程控放大器将输入接口的信号进行放大。

抗混叠滤波器将程控放大器输出的信号进行滤波，保证信号不混叠。

独立24位模数转换器将抗混叠滤波器的信号进行采样并转换成数字信号。

本实用新型实现原理：首先系统采用8个独立的模数转换器内核（A/D）、8个独立的模拟信号处理链路（放大、抗混叠滤波），用于实现系统的8通道真同步采集；

FPGA控制器用于整个系统的逻辑控制和时序转换，如控制程控放大器（PGA）的放大倍数、将模数转换器的时序转换成McASP的时序、控制I/O扩展器等；

模数转换器通过数字接口将数据发送给FPGA，FPGA将数据转换成McASP时序并发送给嵌入式处理器，嵌入式处理器通过McASP接口将数据通过EMDA直接存放至数据缓存，并对数据进行数字滤波、抽点、按照协议打包等工作；

打包后的数据通过千兆以太网将数据发送至PC端，显示数据和波形。

本实用新型的有益效果：

本实用新型实现将低速的8通道同步数据采集系统从10~100Ksps提高至200~500Ksps，实现了系统从土木行业到机械行业的全范围应用，拓展了产品的适用行业范围。

附图说明

图1为本实用新型的系统框图；

图2为本实用新型的数据流图。

具体实施方式

下面结合附图1、2对本实用新型进行详细描述：

一种8通道高速同步数据采集系统，它包括输入接口1、程控放大器2、抗混叠滤波器3、独立24位模数转换器4、FPGA控制器5、电源管理模块6、McASP从机接口7、McASP主机接口8、I/O扩展器9、EDMA模块10、嵌入式处理器11、数据缓存模块12、千兆以太网接口13；