[实用新型]用于智能配电终端的数据采集模块

权利要求书

1.一种用于智能配电终端的数据采集模块，其特征在于：包括微控制单元、供电单元，微控制单元与处理模块、仪表之间均设置有协议转换单元；微控制单元通过协议转换单元采集仪表数据，并对采集到的数据进行处理分析、整合成数据包、存储、实时刷新数据包；微控制单元通过协议转换单元接收到处理模块请求数据命令或操作命令后，将相应的数据包发送给处理模块或将操作命令解析下发到相应的仪表上；供电单元为微控制单元、协议转换单元供电。

2.如权利要求1所述的用于智能配电终端的数据采集模块，其特征在于：所述的微控制单元包括MCU子模块，MCU子模块包括芯片ATmega128-16AI、芯片SP708、ISP接口、JTAG接口以及接口P1、P2、P3、P4，芯片ATmega128-16AI的两个VCC引脚依次通过电阻R3、发光二极管D1后接GND，两个VCC引脚与+5V电源相连，所述的+5V电源为供电单元的一个输出端，+5V电源分别通过电容C1、C2、C3、C10接GND，芯片ATmega128-16AI的AREF引脚、AVCC引脚相连后通过电阻R13接+5V电源且通过电容C4与AGND引脚相连，芯片ATmega128-16AI的PE5(INT5/OC3C)引脚依次通过电阻R19、发光二极管D2接+5V电源，芯片ATmega128-16AI的PEN引脚通过电阻R18接+5V电源，芯片ATmega128-16AI的XTAL1引脚、XTAL2引脚分别通过电容C9、C7接GND且这两个引脚之间连接有晶体振荡器Y1；MCU子模块中的P4接口为15×2的接口，芯片SP708的引脚与P4接口的引脚1相连，芯片SP708的VCC引脚接+5V电源且VCC引脚和GND引脚间连接有电容C6，芯片SP708的PFI引脚通过电阻R21接GND且PFI引脚还通过电阻R20与P4接口的引脚2相连，芯片SP708的引脚、引脚分别通过电阻R16、R17连接芯片ATmega128-16AI的RESET引脚、PG4(TOSC1)引脚；MCU子模块中的P4接口的引脚3-25、27、28、30分别与芯片ATmega128-16AI的PB0-PB7、PG3、PG4、PD0-PD7、PG0、PG1、PC0-PC5引脚相连，P4接口的引脚26通过保险丝F1、二极管D3接+5V电源，P4接口的引脚29接GND；MCU子模块中的P1接口为4×2的接口，该P1接口的引脚1-8分别与芯片ATmega128-16AI的PG2、PC7、PA6、PA7、PA4、PA5、PA2、PA3引脚相连；MCU子模块中的P2接口为9×2的接口，该P2接口的引脚1-18分别与芯片ATmega128-16AI的PE7-PE0、PF0-PF7、PA0、PA1引脚相连；MCU子模块中的P1接口为单针接口，该P1接口的引脚1与芯片ATmega128-16AI的PC6相连；ISP接口的引脚1、5、7、9分别与芯片ATmega128-16AI的PE0、RESET、PB1、PE1引脚相连，ISP接口的引脚2通过电阻R2接+5V电源，ISP接口的引脚4、6、8、10均连接GND；JTAG接口的引脚1、3、4、5、9分别通过电阻R12、R11、R15、R10、R9接+5V电源，JTAG接口的引脚1、3、5、6、9分别与芯片ATmega128-16AI的PF4、PF6、PF5、RESET、PF7引脚相连；

VCC_A、GND_A为供电单元的两个输出端，芯片ATmega128-16AI的PF0-PF7、PC0-PC7引脚分别通过电阻R10-R3、R28-R21接VCC_A，两个SW-DIP8开关的引脚9-16分别与芯片ATmega128-16AI的PF7-PF0、PC7-PC0引脚相连，两个SW-DIP8开关的引脚1-8均连接GND_A，芯片ATmega128-16AI的PD0引脚经过发光二极管D2、电阻R29接VCC_A，芯片ATmega128-16AI的RESETSW引脚经过复位开关SW-REST连接GND_A，芯片ATmega128-16AI的VCC、GND引脚分别连接VCC_A、GND_A。