[实用新型]一种调光控制电路

权利要求书

1.一种调光控制电路，其特征在于，所述电路包括：主运放模块(001)、延迟关闭模块(002)、钳位模块(003)、维持环路模块(004)、关闭电路模块(005)以及工作环路模块(006)；延迟关闭模块(002)与钳位模块(003)相连，钳位模块(003)同时又与主运放模块(001)相连，关闭电路模块(005)与维持环路模块(004)以及主运放模块(001)构成环路，关闭电路模块(005)与工作环路模块(006)以及主运放模块(001)构成环路；其中，

延迟关闭模块(002)，用于延迟预定时间后，将所述钳位模块(003)彻底关闭；

钳位模块(003)，用于将所述主运放模块(001)中的节点电压钳位在预定的电压值上；

主运放模块(001)，用于给所述工作环路模块(006)充电；

维持环路模块(004)，用于维持所述主运放模块(001)的正常工作；

关闭电路模块(005)，用于完成将LED输出电流从正常到关闭的过程；

工作环路模块(006)，用于完成将LED输出电流从零到正常的过程。

2.根据权利要求1所述的电路，其特征在于，所述主运放模块(001)分别与所述工作环路模块(006)和所述维持环路模块(004)分别构成反馈环路。

3.根据权利要求1或2所述电路，其特征在于:

所述维持环路模块(004)包括第二N型MOS管(N2)、第三电阻(R3)以及第一控制开关(S1)；其中，

第二N型MOS管(N2)的漏极连接外部输入电压源(VN1)，其栅极连接所述主运放模块(001)的输出端，其源极连接第三电阻(R3)的一端以及第一控制开关(S1)的一端；第三电阻(R3)的另一端接地(GND)；第一控制开关(S1)另一端与主运放模块(001)的负输入端相连；

所述关闭电路模块(005)包括第三控制开关(S3)、第四控制开关(S4)以及第四电阻(R4)；其中，

第四控制开关(S4)的一端与主运放模块(001)的输出端相连，另一端与第三控制开关(S3)的一端相连；第三控制开关(S3)的另一端与第四电阻(R4)的一端相连；第四电阻(R4)的另一端接地(GND)；

所述工作环路模块(006)包括第一N型MOS管(N1)、第二电阻(R2)以及第二控制开关(S2)；其中，

第一N型MOS管(N1)的漏极与LED串相连，实现第一N型MOS管(N1)和LED的串联，其栅极与关闭电路模块(005)中第三控制开关(S3)以及第四控制开关(S4)连接点相连，其源极与第二电阻(R2)的一端以及第二控制开关(S2)的一端相连；第二控制开关(S2)的另一端与主运放模块(001)的负输入端相连；第二电阻(R2)的另一端接地(GND)。

4.根据权利要求1或2所述的电路，其特征在于：

所述主运放模块(001)，主运放为两级折叠共源共栅运放，其频率补偿形式为米勒补偿，其第二级运放的输入管的栅极连接所述钳位模块(003)的输出端。

5.根据权利要求1或2所述的电路，其特征在于：

所述延迟关闭模块(002)包括第一反相器(021)、第二反相器(022)、与非门(023)、第一D触发器(024)以及第二D触发器(025)；其中，

PWM输入信号与第一反相器(021)的输入端相连，第一反相器(021)的输出端与第二反相器(022)的输入端相连；第二反相器(022)的输出端与第一D触发器(024)的数据输入D端以及与非门(023)的一端相连；时钟输入CLK与第一D触发器(024)以及第二D触发器(025)的CLK端相连；EN为芯片使能输入连接与非门(023)的另一端，与非门(023)输出端与第一D触发器(024)以及第二D触发器(025)的复位RSET端相连；第一D触发器(024)的Q端与第二D触发器(025)的输入D端相连，第二D触发器(025)的Q端输出为延迟关闭模块(002)的输出；

所述钳位模块(003)包括第二P型MOS管(P2)、第三P型MOS管(P3)以及第四P型MOS管(P4)；其中，

第二P型MOS管(P2)的源极接输入电源(VDD)，其栅极接延迟关闭模块(002)的输出端，此处定义线名SHUT，其漏极接第三P型MOS管(P3)的源极；第三P型MOS管(P3)的栅漏连接第四P型MOS管(P4)的源极；第四P型MOS管(P4)栅漏短接一起作为钳位模块的输出端，此处定义为VPD；该VPD连接所述主运放模块(001)的第二级输入管第八P型MOS管(P8)的栅极。