[实用新型]一种超短波四通道窄带接收机有效
| 申请号: | 201520611055.6 | 申请日: | 2015-08-14 |
| 公开(公告)号: | CN204993319U | 公开(公告)日: | 2016-01-20 |
| 发明(设计)人: | 闫捌林;侯文斌;张骁勇 | 申请(专利权)人: | 成都中安频谱科技有限公司 |
| 主分类号: | H04B1/16 | 分类号: | H04B1/16 |
| 代理公司: | 北京康盛知识产权代理有限公司 11331 | 代理人: | 张良 |
| 地址: | 610000 四川省成都市高新*** | 国省代码: | 四川;51 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 超短波 通道 窄带 接收机 | ||
技术领域
本实用新型涉及一种通信领域,尤其涉及一种超短波四通道窄带接收机。
背景技术
目前在超短波接收机中,只有一路监测DDC,其工作效率低、动态范围窄、性价比底。无法支持频率/信道扫描及多种解调工作模式。
实用新型内容
本实用新型的目的就在于提供一种解决上述问题,具有体积小、性价比高、功耗低、动态范围大、灵敏度高等特点的超短波四通道窄带接收机。
为了实现上述目的,本实用新型采用的技术方案是:一种超短波四通道窄带接收机,包括四个超短波道窄带变频模块、处理模块和电源模块,所述四个超短波道窄带变频模块分别与处理模块电连接,所述处理模块与电源模块电连接。
作为优选,所述处理模块主要由采集处理板、中频处理板、网络板组成,所述采集处理板的信号输入端分别与四个超短波道窄带变频模块信号输出端连接,所述中频处理板的信号输出端分别与四个超短波道窄带变频模块的信号输入端连接。
作为优选,所述超短波道窄带变频模块内设有滤波模块、变频模块、放大模块,所述滤波模块、变频模块、放大模块之间电连接。
作为优选,所述超短波道窄带变频模块内还设有采样时钟模块。
作为优选,所述四个超短波道窄带变频模块共用一个采样时钟模块。
作为优选,所述电源模块为+12V、+5.2V或+3.4V的直流电源。
与现有技术相比,本实用新型的优点在于:超短波四通道窄带接收机是专门针对控守应用研制的一款高性能窄带接收机,具有体积小、性价比高、功耗低、动态范围大、灵敏度高等特点。超短波四通道窄带接收机接收20MHz~1.5GHz频率范围内的无线电信号,具备4路天线输入,4路独立调谐处理,通过网络输出数据。带宽从600Hz~300kHz共19种可选。支持频率/信道扫描以及多种解调工作模式,其数据可方便地分发到后端不同的监听席位。
附图说明
图1为本实用新型原理框图。
具体实施方式
下面将对本实用新型作进一步说明。
实施例:参见图1,一种超短波四通道窄带接收机,包括四个超短波道窄带变频模块、处理模块和电源模块,所述四个超短波道窄带变频模块分别与处理模块电连接,所述处理模块与电源模块电连接。
所述处理模块主要由AD-DDC采集处理板、IFDSP中频处理板、NET网络板组成,所述采集处理板的信号输入端分别与四个超短波道窄带变频模块信号输出端连接,所述中频处理板的信号输出端分别与四个超短波道窄带变频模块的信号输入端连接。处理模块主要完成对中频信号的ADC变换、解调、ITU参数测量等处理,通过网络口输出数据。同时,处理模块接收来自网络的控制命令,对接收机进行控制。
所述超短波道窄带变频模块内设有滤波模块、变频模块、放大模块,所述滤波模块、变频模块、放大模块之间电连接。主要实现对射频信号的滤波、变频、放大等处理,输出频率为70MHz,带宽500kHz的中频信号到采集处理板。同时超短波窄带变频模块还为采集处理板提供采样时钟(102.4MHz),以保证整个接收处理为同时钟源处理。
所述超短波道窄带变频模块内还设有采样时钟模块。
所述四个超短波道窄带变频模块共用一个采样时钟模块。
所述电源模块主要实现AC-DC变换,为各模块和风扇提供+12V,+5.2V和+3.4V三种直流电源。
本设备要求在采集处理板上实现四路监测DDC,主要技术难点在于:
1.四路监测DDC实现导致资源紧张
以前只在采集处理板的FPGA里实现过1路监测DDC,本发明要求实现四路,而且还要实现四路数字AGC,有可能需要的资源太多,超出FPGA的能力范围。需要合理调配FPGA资源,如果产生资源冲突问题,采用以下措施解决:
a.不实现500kHz及以上带宽以节省资源;
b.如果实现四路独立监测DDC资源太多,考虑四路DDC之间资源复用;
c.四路AGC资源复用
2.四路变速率数据传输问题
速率不同的4路DDC数据在采集处理板和中频处理板之间传输,需要重新设计传输方式和时序。四路监测DDC的采样率跟带宽相关,可能并不相同,因此不能继续沿用以前的AD-IF接口逻辑设计,需要重新设计。
本接收机1路DDC的最高输出速率完全可以通过1路同步串口传输,AD-IF接口间至少有19对差分对,完全支持建立4路同步串口通道。为减少时钟信号的干扰,采用四路同步串口共用1路时钟信号,只是帧同步信号和数据信号分开。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成都中安频谱科技有限公司,未经成都中安频谱科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201520611055.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:化工管路内壁化学清洗装置
- 下一篇:一种招贴清除器





