[实用新型]一种多屏拼接控制显示系统

说明书

技术领域

本实用新型涉及视频监控领域的拼接屏视频处理以及传输控制领域，更具体地说是一种提高网络拼接屏视频同步显示的控制系统。

背景技术

目前大屏拼接显示控制器主要分为集中式和分布式两大类型，而其中分布式拼接器相比较于集中式拼接器具有组网灵活、图像数据网络化、高稳定性以及高可靠度等优势。同时，分布式拼接器根据原理又可以分为纯硬件、嵌入式CPU以及PC架构三种类型的组成。纯硬件结构在采集节点端，将原始图像分解成网络数据包，在输出节点，将网络包合成显示图像，其优势是低延时，低功耗但是网络占用率高。嵌入式CPU结构在采集节点将图像压缩成H.264码流，在输出节点将H.264码流转换成视频输出，其优势是网络占用率低，但是延时高，功率一般。对于PC架构，输入节点机通过插入采集卡采集图像，然后各个输出节点机作为显示，其延时一般，压缩率高，但是功耗高。

实用新型内容

本实用新型首先要解决的技术问题是提供一种多屏拼接控制显示系统，在保留了分布式拼接器的优点，降低了延时和功耗，提高了压缩率。

本实用新型解决上述技术问题所采用的技术方案是：一种多屏拼接控制显示系统，包括多个信号源处理装置、网络交换机、多个显示输出处理装置以及显示部件，所述多个信号源处理装置分别连接至网络交换机，所述网络交换机连接至多个显示输出处理装置，所述多个显示输出处理装置连接至所述显示部件，所述多个信号源处理装置和所述多个显示输出处理装置一一对应，所述多个信号源处理装置从前端设备接收图像信号，经过预处理和编码发送至网络交换机，所述网络交换机将信号源处理装置发送的信号传递给所述多个显示输出处理装置，所述多个显示输出处理装置对信号进行解码处理并发送至显示部件，实现多屏拼接显示。

在采用上述技术方案的同时，本实用新型还可以采用或者组合采用以下进一步的技术方案：

所述信号源处理装置包括FPGA编码器、ARM处理器和网络监测器，所述FPGA编码器的输入端连接前端设备，所述FPGA的输出端连接所述ARM处理器，所述ARM处理器的输出端连接至所述网络交换机，所述网络交换机的输出端连接至所述网络监视器，所述网络监视器的输出端连接至所述FPGA编码器。

所述显示输出处理装置包括ARM处理器、FPGA解码器、网络监测器和显示模块，所述ARM处理器的输入端连接至所述网络交换机，所述ARM处理器的输出端分别连接至所述FPGA解码器和所述网络监视器，所述网络监视器的输出端连接至所述网络交换机，所述FPGA解码器的输出端连接至所述显示模块。

所述控制显示系统还包括控制装置，所述控制装置分别连接至所述信号源处理装置、网络交换机和显示输出处理装置，所述控制装置控制上述部件的输入和输出端的通断。

本实用新型的有益效果是：本实用新型针对以上分布式拼接器的三种架构的优缺点，保留了其优势，在压缩率，延时以及功耗方面做出了平衡，为了达到低延时以及低功耗的目的，本实用新型采用FPGA来完成系统中的编解码工作。同时在利用FPGA实现编解码的过程中，利用类似于H.264协议中定义的slice概念，将原始图像进行分割，以此来加快FPGA并行计算过程。为了达到提高网络的稳定性，降低网络的拥塞的目的，利用ARM端来实现网络发流以及收流工作，同时，根据对网络状态进行监控，根据反馈的信息，实时调整编码参数，以保证图像质量。

与现有技术相比，本实用新型利用硬件FPGA的高速并行特点实现了图像的编解码，从而缩短了从编码到解码显示的时间，并且利用ARM端来进行码流打包/解包以及网络状态监控的工作，提高了系统的网络利用率，增加了系统的稳定性。相比较目前主流的三种分布式拼接器构架，本实用结合了纯硬件以及嵌入式CPU的优势，同时克服了两者的缺点。

附图说明

图1是本实用新型的系统结构图。

图2是本实用新型的信号源输入处理装置的结构图。

图3是本实用新型的显示输出处理装置的结构图。

具体实施方式

参照附图1-3。