[实用新型]一种伺服电机内置编码器信号处理电路及其信号处理模块

权利要求书

1.一种伺服电机内置编码器信号处理电路，其用于对同一编码器的输入信号Asinα、Bcosα、R进行了位置信息、校验信息的冗余控制并由此生成数字信号；其特征在于：所述数字信号以报文的形式通过现场总线或实时以太网传递给伺服电机驱动器；所述编码器信号处理电路包括：

方波信号转换器，其用于将编码器输入信号Asinα、Bcosα、R并分别转换成方波信号；其中，A、B分别表示三相交流电中的A相信号、B相信号，α表示一个信号周期内的电气角，R表示编码器每圈经历的绝对位置参考点；

信号处理器一，其表征通道一，用于将转换成方波信号的编码器输入信号Asinα、Bcosα、R处理成待传输信号一；

信号处理器二，其表征通道二，用于将转换成方波信号的编码器输入信号Asinα、Bcosα、R处理成待传输信号二；

仲裁器，其用于判断两个待传输信号是否相同，如相同则将两个通道中的位置信息叠加到标准报文字段中输出，形成的数据流通过现场总线或实时以太网传递给伺服电机驱动器。

2.如权利要求1所述的伺服电机内置编码器信号处理电路，其特征在于：所述信号处理器一包括：倍频器一，其用于对编码器输入信号Asinα、Bcosα进行4倍频；参考点寄存器一，其用于记载编码器输入信号R并形成编码器每圈经历的绝对位置轨迹一；粗计数器一，其用于根据绝对位置轨迹一对4倍频后的编码器输入信号Asinα、Bcosα计算出粗位置值一，并根据所述粗位置值一衍生出速度值一，所述粗位置值一、所述速度值一依次形成代码一；CRC校验器一，其用于在所述代码一的最低位设置校验码形成所述待传输信号一，所述待传输信号一的一个周期内容为：粗位置值一、速度值一、状态值一；

对应地，所述信号处理器二包括：倍频器二，其用于对编码器输入信号Asinα、Bcosα进行4倍频；参考点寄存器二，其用于记载编码器输入信号R并形成编码器每圈经历的绝对位置轨迹二；粗计数器二，其用于根据绝对位置轨迹一对4倍频后的编码器输入信号Asinα、Bcosα计算出粗位置值二，并根据所述粗位置值二衍生出速度值二，所述粗位置值二、所述速度值二依次形成代码二；CRC校验器二，其用于在所述代码二的最低位设置校验码形成所述待传输信号二，所述待传输信号二的一个周期内容为：粗位置值二、速度值二、状态值二。

3.如权利要求2所述的伺服电机内置编码器信号处理电路，其特征在于：所述信号处理器一还包括精细计数器；所述精细计数器根据公式(1)获得机械角λ_S：λS=360N×Z+α360×360N]]>公式(1)，

其中，N为编码器的分辨率，每转信号周期数；

Z为活动的信号周期数量；

α为一个信号周期内的电气角，

λ_S为一个信号周期内的机械角；

所述精细计数器还根据公式(2)获得转速n：公式(2)，

所述精细计数器根据机械角λ_S和转速n对所述粗位置值一插值细分形成所述精细位置值，使所述代码一的一个周期内的内容变更成粗位置值一、速度值一、精细位置值，相应的所述待传输信号一的一个周期内的内容变更成粗位置值一、速度值一、精细位置值、状态值一。

4.如权利要求3所述的伺服电机内置编码器信号处理电路，其特征在于：所述信号处理器一集成为芯片CPU1，所述信号处理器二集成为芯片CPU2，所述仲裁器设置有总线接口并与所述总线接口集成为芯片CPU3。

5.如权利要求3所述的伺服电机内置编码器信号处理电路，其特征在于：所述信号处理器一与所述信号处理器二一同集成为芯片CPU4，所述仲裁器设置有总线接口并与所述总线接口集成为芯片CPU3。