[实用新型]DSP和FPGA共用FLASH系统有效
| 申请号： | 201520531133.1 | 申请日： | 2015-07-20 |
| 公开（公告）号： | CN204833266U | 公开（公告）日： | 2015-12-02 |
| 发明（设计）人： | 卢业青;裴晓旭;陈坤 | 申请（专利权）人： | 安徽唯嵩光电科技有限公司 |
| 主分类号： | G06F15/167 | 分类号： | G06F15/167 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 233000 安徽省合肥*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | dsp fpga 共用 flash 系统 | ||
【权利要求书】：
1.DSP和FPGA共用FLASH系统，其特征在于，包括DSP、FPGA和FLASH，所述DSP和FLASH之间通过异步总线将DSP与FPGA的I/O口连接起来，所述FPGA与FLASH之间采用直接访问的方式连接，所述DSP通过程序和SN74AHC1G04芯片控制FLASH的触发工作模式，所述DSP与FLASH的RP口连接，所述DSP通过DSP_SYSTEM_RESET信号来控制FLASH和FPGA的RESET的时间和动作顺序。
2.根据权利要求1所述DSP和FPGA共用FLASH系统，其特征在于,所述DSP和FLASH之间的联系方式为双向连接，数据相互传输。
3.根据权利要求1所述DSP和FPGA共用FLASH系统，其特征在于,所述DSP和FPGA均无BOOT。
4.根据权利要求1所述DSP和FPGA共用FLASH系统，其特征在于,所述FPGA进行自BOOT,然后FPGA与FLASH建立起地址访问关系，并计算复位的时长，在规定的BOOT时长后结束。
5.根据权利要求1所述DSP和FPGA共用FLASH系统，其特征在于,所述DSP通过BOOT程序来完成BOOT。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于安徽唯嵩光电科技有限公司，未经安徽唯嵩光电科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201520531133.1/1.html，转载请声明来源钻瓜专利网。
