[实用新型]一种基于惠普忆阻器的扫描触发器电路

权利要求书

1.一种基于惠普忆阻器的扫描触发器电路，其特征在于：包括主从触发器及与该主从触发器连接的二选一数据选择器、存储控制模块、回传控制模块，还包括一忆阻器，该忆阻器与所述存储控制模块和回传控制模块连接；所述存储控制模块用于控制所述主从触发器的数据传输至忆阻器；所述回传控制模块用于控制所述忆阻器中的数据回传至所述主从触发器。

2.根据权利要求1所述的一种基于惠普忆阻器的扫描触发器电路，其特征在于：所述主从触发器包括第一至第四传输门、第一至第四非门；所述第一传输门的输入端作为所述主从触发器的输入端，连接至所述二选一数据选择器的输出端，所述第一传输门的输出端经第一非门、第二非门与第三传输门的输入端连接，所述第一传输门的输出端还经第二传输门与第三传输门的输入端连接，所述第三传输门的输出端与第三非门的输入端、第四传输门的输入端相连接至所述回传控制模块，所述第三非门的输出端与第四非门的输入端相连接至所述存储控制模块，并作为所述主从触发器的正相输出端，所述第四传输门的输出端与第四非门的输出端相连接至所述存储控制模块，并作为所述主从触发器的反相输出端。

3.根据权利要求2所述的一种基于惠普忆阻器的扫描触发器电路，其特征在于：所述第一传输门至第四传输门的控制端均由时钟信号控制，且第一、第三传输门与第二、第四传输门的通断状态相反。

4.根据权利要求1所述的一种基于惠普忆阻器的扫描触发器电路，其特征在于：所述存储控制模块包括第一至第四MOS管、第一至第二与门；所述第一MOS管的一端与第二与门的第一输入端相连接至所述主从触发器的正相输出端，所述第一MOS管的另一端与第三MOS管的一端相连接至所述忆阻器的一端，所述第一MOS管的控制端与第二MOS管的控制端相连接至所述第一与门的第一输入端、第二与门的第二输入端；所述第二MOS管的一端与第一与门的第二输入端相连接至所述主从触发器的反相输出端，所述第二MOS管的另一端与第四MOS管的一端相连接至所述忆阻器的另一端；所述第三MOS管的另一端接地，所述第三MOS管的控制端与所述第一与门的输出端连接；所述第四MOS管的另一端接地，所述第四MOS管的控制端与所述第二与门的输出端连接。

5.根据权利要求1所述的一种基于惠普忆阻器的扫描触发器电路，其特征在于：所述回传控制模块包括第五至第六MOS管、电流源、第五传输门和第五非门；所述第五MOS管与第六MOS管相连接，并作为所述回传控制模块的控制端，所述第五MOS管的一端经电流源连接至地，所述第五MOS管的一端还经第五传输门与第五非门的输入端连接，所述第五非门的输出端连接至所述主从触发器，所述第五MOS管的另一端与所述忆阻器的另一端连接，并连接至所述存储控制模块；所述第六MOS管的一端与所述忆阻器的一端相连接，并连接至所述存储控制模块，所述第六MOS管的另一端连接至地。