[实用新型]基于时分复用的缓存管理系统

说明书

技术领域

本实用新型涉及了数据缓存领域，尤其涉及了一种基于时分复用的缓存管理系统。

背景技术

时分多路复用（TDM）是按传输信号的时间进行分割的，它使不同的信号在不同的时间内传送，将整个传输时间分为许多时间间隔（Slottime，TS，又称为时隙），每个时间片被一路信号占用。TDM就是通过在时间上交叉发送每一路信号的一部分来实现一条电路传送多路信号的。电路上的每一短暂时刻只有一路信号存在。因数字信号是有限个离散值，所以TDM技术广泛应用于包括计算机网络在内的数字通信系统，而模拟通信系统的传输一般采用FDM。

在线可编程逻辑阵列（FPGA）上实现多路串口时，传统上的串口缓存管理是采用一个通道一个数据缓冲的方式进行的，这样会导致一路串口就会占用一个块RAM，使得能实现的路数受限。

发明内容

为了解决上述问题，本实用新型开发一种基于时分复用的缓存管理系统。

本实用新型基于时分复用的缓存管理系统是通过以下技术方案来实现的：

基于时分复用的缓存管理系统，包括中央处理器CPU、多个时分复用模块以及FPGA模块，其特征在于，中央处理器CPU连接时分复用模块，时分复用模块连接FPGA模块；

其中，所述的FPGA包括译码器、缓存器、存储访问控制器；

所述的译码器连接缓存器和存储访问控制器；

所述的缓存器和存储访问控制器相互连接。

所述的缓存器采用的是片内存储器。

本实用新型具有的有益效果：本实用新型开发一种基于时分复用的缓存管理系统，本缓存管理系统使用一个块RAM利用时分复用的方式来实现多路串口收发数据的缓存，这样会大大节省FPGA片内RAM的使用。

附图说明

以下结合附图所示实施例的具体实施方式，对本实用新型的上述内容再作进一步的详细说明。

图1是本实用新型的系统示意图。

具体实施方式

基于时分复用的缓存管理系统，包括中央处理器CPU、多个时分复用模块以及FPGA模块，中央处理器CPU连接时分复用模块，时分复用模块连接FPGA模块；

其中，所述的FPGA包括译码器、缓存器、存储访问控制器；

所述的译码器连接缓存器和存储访问控制器；

所述的缓存器和存储访问控制器相互连接。

所述的缓存器采用的是片内存储器。

具体以四通道串口为例。将一片块RAM分隔为4个深度一致的区域，每个区域对应一个通道，以高位地址作为通道号进行区分。以一个轮询的状态机来管理这四个通道的数据写入/读出，当某一个通道有数据到达且状态机轮询到此通道时，数据被写入与该通道对应的区域中，完成此次操作之后状态机继续轮询，直到下一次的数据到来。

具体实施案例中，以14.7456MHz的系统时钟为例，接口采用16倍率的采样率，轮询需要花费4个周期的开销，在波特率921.6Kbps时，该方式最多可以支持4个串口通道的数据缓存管理。

本实用新型具有的有益效果：本实用新型开发一种基于时分复用的缓存管理系统，本缓存管理系统使用一个块RAM利用时分复用的方式来实现多路串口收发数据的缓存，这样会大大节省FPGA片内RAM的使用。

需要说明的是，本实用新型所举实施方式或者实施例对本发明的目的、技术方案和优点进行了进一步详细说明，所应理解的是，以上所举实施方式或者实施例仅为本发明的优选实施方式而已，并不用以限制本发明，凡在本发明的精神和原则之内对本发明所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。