[实用新型]一种应用于差分信号阻抗优化的走线结构

说明书

技术领域

本实用新型涉及电子电路结构，尤其涉及一种应用于差分信号阻抗优化的走线结构。

背景技术

进入21世纪以来，电子产品的时钟频率越来越高，传输的信号速率也越来越快,信号完整性问题越来越突出，而设计人员用于解决信号完整性问题及用于设计新产品的时间却越来越短，如何快速有效地解决信号完整性问题是设计工程师需要面对的难题。而解决信号完整性问题的关键在于如何做到阻抗匹配，也就是如何能够尽可能的减小由阻抗不匹配引起的反射的问题。

当信号在传输线中传播时，信号所感受到的瞬态阻抗发生变化，部分信号将沿着与原传播方向相反的方向反射回信号源，这种现象称作反射。

对于高速串行差分信号而言，结构的限制经常会导致差分信号线的线宽或间距发生变化(如图1所示)，这些变化会导致差分信号线的阻抗突变，差分信号阻抗突变又引起严重的信号完整性问题。因此，如何减小差分信号线阻抗突变幅度，降低差分信号线的阻抗突变引起的反射，实现阻抗匹配，则显得尤其重要。

实用新型内容

为了解决上述技术问题，本实用新型的目的是提供一种应用于差分信号阻抗优化的走线结构。采用该结构可以更好的解决由于结构限制导致的差分信号线阻抗失配的问题。

本实用新型所采用的技术方案是：

一种应用于差分信号阻抗优化的走线结构，包括第一信号线、第二信号线和地平面；所述第一信号线和第二信号线之间形成间距变宽并且使得阻抗突变的绕线部；所述地平面被设置靠近于所述第一信号线和/或第二信号线，并保持预设的距离。

作为对本技术方案的进一步改进，所述地平面具有凸出部，所述第一信号线和/或第二信号线在对应于绕线部的位置与该凸出部保持预设的距离。

优选地，地平面的凸出部边缘和绕线部边缘之间的距离与所述绕线部的宽度对应。

优选地，所述地平面同时靠近所述绕线部的相对的边缘。

作为对本技术方案的进一步改进，所述走线结构还包括PCB(印刷电路)板，所述PCB板为单层或多层PCB板，所述第一信号线和第二信号线可以设置在PCB板上的任意一层。

优选地，所述地平面与电路的接地端连接。

本实用新型的有益效果如下：

(1)能够有效控制信号线上由于结构导致的差分信号线阻抗突变，使得突变处的差分信号线与传输线阻抗的最大程度的匹配，从而有效降低反射，改善信号质量；

(2)可有效抑制电磁辐射，改善电源完整性；

(3)节约成本，缩短电路设计周期，提高设计效率高；

(4)可以采用计算和仿真方法预先确定地平面与信号线的优选距离，确保了优化的精确度和可靠性，且无负面影响。

附图说明

下面结合附图对本实用新型的具体实施方式作进一步说明：

图1所示为导致阻抗突变的差分线路结构；

图2所示为常规的差分走线结构的截面示意图；

图3所示为根据本实用新型的实施例的走线结构示意图；

图4所示为根据本实用新型的实施例的走线结构的截面示意图。

具体实施方式

图1所示为导致阻抗突变的差分线路结构。图2所示为常规的差分走线结构的截面图。可以通过设置在电路板3上任意一层的信号线路的尺寸来计算获得单端特性阻抗Z0和差分线路阻抗Zd。Z0的计算公式如下：

Z0=60×ln(1.9H8W+T)Er]]>

其中，H为电路板厚度，T为线路的厚度，Er为电路板的介电常数，W为线路的宽度。而图2中的W1和W2分别代表第一、第二线路(或地平线)的宽度，可以分别代入上式的W中计算各自的单端特性阻抗Z0，如果W1和W2相等，则可以计算得出差分线路阻抗Zd，计算公式如下：