[实用新型]半导体器件

说明书

技术领域

本实用新型涉半导体技术领域，尤其涉及一种半导体器件。

背景技术

一半导体芯片可能包括许多电容、电阻等各种元器件，在制造半导体集成芯片时，需要在一硅基底上形成不同的元器件，而为了避免相邻的元器件相互干扰或者发生短路，通常需要在不同的元器件之间设置隔离层使各器件之间不会相互影响。

在制造隔离层之前，需要对基底进行刻蚀，图1为现有技术中的半导体器件基底的结构示意图，该基底包括凹陷部20，凹陷部20包括侧面202和底面201，侧面202和底面201之间的夹角α为90度，该凹陷部20用于形成隔离层，具体可通过热氧化方式在凹陷部20中形成隔离材料。现有技术凹陷部20的形状，使得所形成的隔离区具有凹坑，如图2所示，图2为现有技术中凹坑的结构示意图，可以看出该凹坑23两个侧面间的夹角很小，因此在后续的光刻工艺中，若在凹坑23内形成光阻或多晶硅，则凹坑23内的光阻或者多晶硅等材料无法被完全刻蚀掉，容易形成残留，影响器件的性能。

因此，如何避免形成隔离层时出现容易生成残留的凹坑成为亟待解决的问题。

实用新型内容

本实用新型提供一种半导体器件的基底和一种半导体器件，解决了现有技术中的基底在凹槽的第一侧面和第二侧面上形成隔离区带有的凹坑容易造成光阻或多晶硅等材料残留而影响器件性能的问题。

本实用新型提供一种半导体器件，包括基底，所述基底包括第一水平面和用于容纳通过热氧化方式生成的隔离层的凹槽，所述凹槽包括第二水平面和第一倾斜面；

所述第二水平面的高度低于所述第一水平面，所述第一倾斜面连接于所述第一水平面和第二水平面之间，所述第二水平面和所述第一倾斜面之间的夹角为钝角。

如上所述的半导体器件，优选地，所述第一倾斜面为平面，且所述钝角的范围是120度-150度之间。

如上所述的半导体器件，优选地，所述第一水平面与第二水平面的高度差为1500埃-12000埃。

如上所述的半导体器件，优选地，还包括：缓冲层和掩膜层；

所述缓冲层形成于所述第一水平面上；

所述掩膜层形成于所述缓冲层上，所述掩膜层的上表面为水平面。

如上所述的半导体器件，优选地，所述缓冲层为二氧化硅，厚度为200埃-500埃，所述掩膜层为氮化硅，厚度为1000埃-3000埃。

如上所述的半导体器件，优选地，还包括：

通过热氧化方式生成的隔离层，所述隔离层位于所述凹槽中，所述隔离层的上表面包括第三水平面和第二倾斜面，所述第二倾斜面与所述第三水平面的夹角为钝角；

其中，所述第一倾斜面为向远离所述隔离层的方向凸起的曲面，所述曲面与所述第二水平面连接处的点的切平面与所述第二水平面的夹角为钝角。

如上所述的半导体器件，优选地，所述隔离层的厚度是所述第二水平面与所述第一水平面之间的高度差的三分之十-二倍。

如上所述的半导体器件，优选地，还包括第一阻挡层和第二阻挡层，所述第一阻挡层包括斜坡部和与所述斜坡部连接的平直部；

所述第二阻挡层包括水平部，所述水平部形成于所述第一水平面上；

所述斜坡部贴设于所述隔离层的侧表面，所述平直部形成于所述水平部上。

如上所述的半导体器件，优选地，所述隔离层的厚度为5000埃-40000埃。

本实用新型提供的半导体器件，由于基底的第二水平面和第一倾斜面之间的夹角为钝角，因此可以避免后续形成隔离层时形成容易造成其他材料残留的凹坑。

附图说明

图1为现有技术中的半导体器件基底的结构示意图；

图2为现有技术中凹坑的结构示意图；

图3为本实用新型一实施例提供的半导体器件的结构示意图；

图4为本实用新型又一实施例提供的半导体器件的结构示意图；

图5为通过热氧化方式生成的隔离层的结构示意图；

图6为本实用新型再一实施例提供的半导体器件的结构示意图；

图7为本实用新型另一实施例提供的半导体器件的结构示意图。

附图标记：

1-基底；                11-第一水平面；        12-凹槽；

122-第二水平面；        121-第一倾斜面；       2-缓冲层；

3-掩膜层；              4-隔离层；             41-曲面；