[实用新型]电流产生装置

说明书

技术领域

本实用新型涉及电流产生装置，尤其涉及到不随电源电压变化的电流产生装置。

背景技术

在集成电路设计中，电流产生装置是常见模块，电流输出稳定性起到很重要的作用。

发明内容

本实用新型旨在提供一种不随电源电压变化的电流产生装置。

电流产生装置，包括第一运算放大器、第一NMOS管、第二运算放大器、第一电阻、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管：

所述第一运算放大器的正输入端接基准电压VREF1，负输入端接所述第一电阻的一端和所述第一NMOS管的源极，输出端接所述第一NMOS管的栅极；

所述第一NMOS管的栅极接所述第一运算放大器的输出端，漏极接所述第二PMOS管的栅极和漏极和所述第四PMOS管的栅极，源极接所述第一运算放大器的负输入端和所述第一电阻的一端；

所述第二运算放大器的正输入端接基准电压VREF2，负输入端和输出端接在一起构成跟随器；

所述第一电阻的一端接所述第一NMOS管的源极和所述第一运算放大器的负输入端，另一端接所述第二运算放大器的负输入端和输出端；

所述第一PMOS管的栅极和漏极接在一起并接所述第二PMOS管的源极和所述第三PMOS管的栅极，源极接电源VCC；

所述第二PMOS管的栅极和漏极接在一起并接所述第四PMOS管的栅极和所述第一NMOS管的漏极，源极接所述第一PMOS管的栅极和漏极和所述第三PMOS管的栅极；

所述第三PMOS管的栅极接所述第一PMOS管的栅极和漏极和所述第二PMOS管的源极，漏极接所述第四PMOS管的源极，源极接电源VCC；

所述第四PMOS管的栅极接所述第二PMOS管的栅极和漏极和所述第一NMOS管的漏极，漏极接所述第二NMOS管的栅极和漏极和所述第四NMOS管的栅极；

所述第二NMOS管的栅极和漏极接在一起并接所述第四PMOS管的漏极和所述第四NMOS管的栅极，源极接所述第三NMOS管的栅极和漏极和所述第五NMOS管的栅极；

所述第三NMOS管的栅极和漏极接在一起并接所述第二NMOS管的源极和所述第五NMOS管的栅极，源极接地；

所述第四NMOS管的栅极接所述第四PMOS管的漏极和所述第二NMOS管的栅极和漏极，漏极接输出电流IREF，源极接所述第五NMOS管的漏极；

所述第五NMOS管的栅极接所述第二NMOS管的源极和所述第三NMOS管的栅极和漏极，漏极接所述第四NMOS管的源极，源极接地。

所述第一运算放大器和所述第一NMOS管构成跟随器，所述第一电阻两端的电压等于基准电压VREF1和基准电压VREF2之差，所述第一电阻上的电流等于基准电压VREF1和基准电压VREF2之差除以所述第一电阻的电阻值，该电流就是I1，然后再通过所述第二PMOS管镜像电流给所述第四PMOS管电流产生出I2，可以通过调节所述第二PMOS管的宽长比与所述第四PMOS管的宽长比的比值进行调节电流I2；电流I2再通过所述第二NMOS管镜像电流给所述第四NMOS管电流产生出IREF，可以通过调节所述第二NMOS管的宽长比与所述第四NMOS管的宽长比的比值进行调节电流IREF。

由于基准电压VREF1和基准电压VREF2的电压值是通过带隙电路产生出来，与电源电压VCC的变化无关，也即是基准电压VREF1和VREF2具有很高的电源抑制比；又由于所述第一PMOS管、所述第二PMOS管、所述第三PMOS管和所述第四PMOS管构成共源共栅电路，所述第二NMOS管、所述第三NMOS管、所述第四NMOS管和所述第五NMOS管也是构成共源共栅电路，共源共栅电路是具有很高的电源抑制比，也即是理解为与电源电压VCC的变化无关；所有因素的叠加也就产生出不随电源电压变化的电流IREF。

附图说明

图1为本实用新型的电流产生装置的电路图。

具体实施方式

以下结合附图对本实用新型内容进一步说明。

电流产生装置，如图1所示，包括第一运算放大器101、第一NMOS管102、第二运算放大器103、第一电阻104、第一PMOS管105、第二PMOS管106、第三PMOS管107、第四PMOS管108、第二NMOS管109、第三NMOS管110、第四NMOS管111和第五NMOS管112：