[实用新型]一种国标地面数字电视再生调制器有效
申请号: | 201520409778.8 | 申请日: | 2015-06-15 |
公开(公告)号: | CN204652586U | 公开(公告)日: | 2015-09-16 |
发明(设计)人: | 谢锋;赵小寒;张军;宋经雄 | 申请(专利权)人: | 广西广播电视技术中心 |
主分类号: | H04N21/2383 | 分类号: | H04N21/2383;H04N21/438 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 530022 广西*** | 国省代码: | 广西;45 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 国标 地面 数字电视 再生 调制器 | ||
1.一种国标地面数字电视再生调制器,包括机箱,其特征在于,机箱内安装有信道调谐解调电路(1)、MPEG2 TS流串行转并行电路(2)和(3)、FPGA数字调制电路(4)、ARM单片机控制电路(5)、PLL锁相环时钟发生电路(6)、多路高频时钟发生电路(7)、高速DA上变频电路(8)、以太网通信接口(9)、射频功率监测电路(10)、射频低通滤波增益调整电路(11)、两级可调增益功放(12)、硅调谐器(13)、SRAM存储器(14)、SDRAM存储器(15)、Flash存储器(16)、EEPROM存储器(17)、外部10MHz基准时钟(18)、1pps基准电路(19)、10MHz内部基准时钟(20)、串口通信接口(21)、LED指示与操作按键(22)、OLED液晶显示接口(23)、20DBM衰减网络(24);两路TS流信号分别经过MPEG2 TS流串行转并行电路(2)和(3),经过串并转换后输出到FPGA数字调制电路(4);RF输入信号经过硅调谐器(13)后,输出到信道调谐解调电路(1),经过解调后输出TS流信号到FPGA数字调制电路(4);FPGA数字调制电路(4)的输出端连接至高速DA上变频电路(8),信号经过上变频后输出四路信号至射频低通滤波增益调整电路(11),再经过两级可调增益功放(12)后输出RF信号;两级可调增益功放(12)的输出端连接20DBM衰减网络(24),信号经过衰减后输出到外部监测设备。
2.根据权利要求1所述国标地面数字电视再生调制器,其特征在于,所述高速DA上变频电路(8)输出端还有两路信号连接至FPGA数字调制电路(4)。
3.根据权利要求1所述国标地面数字电视再生调制器,其特征在于,所述射频低通滤波增益调整电路(11)的输出端连接至射频功率监测电路(10),射频功率监测电路(10)的输出端连接至ARM单片机控制电路(5)。
4.根据权利要求1所述国标地面数字电视再生调制器,其特征在于,所述SRAM存储器(14)、SDRAM存储器(15)、Flash存储器(16)分别与FPGA数字调制电路(4)连接并实现双向通信;ARM单片机控制电路(5)分别与信道调谐解调电路(1)、FPGA数字调制电路(4)、EEPROM存储器(17)及硅调谐器(13)连接并实现双向通信;串口通信接口(21)、太网通信接口(9)分别与ARM单片机控制电路(5)连接并实现双向通信;以太网通信接口(9)向外部输出以太网信号;多路高频时钟发生电路(7)、高速DA上变频电路(8)分别与ARM单片机控制电路(5)连接并实现双向通信。
5.根据权利要求1所述国标地面数字电视再生调制器,其特征在于,所述PLL锁相环时钟发生电路(6)输出端分别连接FPGA数字调制电路(4)和多路高频时钟发生电路(7);外部10MHz基准时钟(18)、1pps基准(19)、10MHz内部基准时钟(20)输出端分别连接至FPGA数字调制电路(4);10MHz内部基准时钟(20)连接至PLL锁相环时钟发生电路(6);ARM单片机控制电路(5)的输出端分别连接至PLL锁相环时钟发生电路(6)、两级可调增益功放(12)、LED指示与操作按键(22)、OLED液晶显示接口(23)。
6.根据权利要求1所述国标地面数字电视再生调制器,其特征在于,所述的控制电路采用32位ARM CPU的嵌入式实时监控系统。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于广西广播电视技术中心,未经广西广播电视技术中心许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201520409778.8/1.html,转载请声明来源钻瓜专利网。