[实用新型]晶片的封装单元堆迭模组

说明书

技术领域

本实用新型涉及晶片封装单元的垂直堆迭，特别是有关于以铜金属柱(copperpillars)做为晶片封装单元三维堆迭的封装基材相互之间的电性连接单元。

背景技术

常见的晶片垂直堆迭，多是采用直通硅穿孔(ThroughSiliconVia)技术作为连接单元；这种TSV技术的制程复杂且昂贵，一种制程简单且便宜的取代TSV的技术，急需被开发。

实用新型内容

针对现有技术的上述不足，根据本实用新型的实施例，希望提供一种可以达到高效能、I/O高密度封装、低制作成本，以及小面积封装的封装单元堆迭模组。

根据实施例，本实用新型提供的一种晶片的封装单元堆迭模组，其创新点在于，包含第一封装基材、第一上层电路和第一复数个上层金属柱，第一上层电路设置于第一封装基材上方；第一复数个上层金属柱设置于第一封装基材上方，电性耦合于第一上层电路。

根据一个实施例，本实用新型前述晶片的封装单元堆迭模组中，进一步包含第二封装基材、第二下层电路和第二复数个下层金属柱，第二下层电路设置于第二封装基材下方；第二复数个下层金属柱设置于第二封装基材下方，电性耦合于第二下层电路；第二封装基材垂直堆迭于第一封装基材的上方；第二复数个下层金属柱分别对应于第一复数个上层金属柱。

根据一个实施例，本实用新型前述晶片的封装单元堆迭模组中，进一步包含第二上层电路和第二复数个上层金属柱，第二上层电路设置于第二封装基材上方；第二复数个上层金属柱设置于第二封装基材上方，电性耦合于第二上层电路。

根据一个实施例，本实用新型前述晶片的封装单元堆迭模组中，进一步包含第一晶片和第二晶片，第一晶片设置于第一封装基材上面；第二晶片设置于第二封装基材上面；第一晶片与第二晶片中的一个晶片是记忆体晶片，另外一个晶片是控制晶片，用以控制记忆体晶片。

根据实施例，本实用新型提供的一种记忆体模组，其创新点在于，包含第一封装基材、第一上层电路、第一复数个上层金属柱、控制晶片、第二封装基材、第二下层电路、第二复数个下层金属柱和第一记忆体晶片，第一上层电路设置于第一封装基材上方；第一复数个上层金属柱设置于第一封装基材上方，电性耦合于第一上层电路；控制晶片安置于第一封装基材上方，电性耦合于第一上层电路；第二下层电路设置于第二封装基材下方；第二复数个下层金属柱设置于第二封装基材下方，电性耦合于第二下层电路；第一记忆体晶片安置于第二封装基材上方；第二封装基材设置于第一封装基材上方；第二复数个下层金属柱分别对应于第一复数个上层金属柱。

根据一个实施例，本实用新型前述记忆体模组中，进一步包含第二上层电路、第二复数个上层金属柱、第三封装基材、第三下层电路和第三复数个下层金属柱，第二上层电路设置于第二封装基材上方，电性耦合于第一记忆体晶片；第二复数个上层金属柱设置于第二封装基材上方，电性耦合于第二上层电路；第三下层电路设置于第三封装基材下方；第三复数个下层金属柱设置于第三封装基材下方，电性耦合于所述之第三下层电路；第三封装基材垂直堆迭于第二封装基材上方；第三复数个下层金属柱分别对应于第二复数个上层金属柱。

根据一个实施例，本实用新型前述记忆体模组中，进一步包含第二记忆体晶片，第二记忆体晶片设置于第三封装基材上方。

根据一个实施例，本实用新型前述记忆体模组中，控制晶片设置于第一封装基材与第二封装基材之间。

根据一个实施例，本实用新型前述记忆体模组中，第二下层电路经由第二封装基材的镀通孔，电性耦合于第二上层电路；第三下层电路经由第三封装基材的镀通孔，电性耦合于第三上层电路。

本实用新型所揭露的铜金属柱连接技艺，可以使用于逻辑晶片封装基材与记忆体晶片封装单元的封装基材之间的垂直堆迭的连接；采用此一铜金属柱连接技艺，可以达到高效能、I/O高密度封装、低制作成本、以及小面积封装…等效果。本实用新型的记忆体晶片是以动态随机记忆体(DRAM)晶片作为范例，可以使用本实用新型的记忆体晶片包含动态随机记忆体(dynamicrandomaccessmemory,DRAM)晶片、移动式动态随机记忆体(mobileDRAM)晶片、低功率双倍资料传输率(lowpowerDDR,LPDDR)晶片、高频宽记忆体(HBMchip)晶片、混合记忆体模块(hybridmemorycube,HMC)晶片、第二代加宽输出入汇流排(wideI/O2)晶片…等记忆体。

附图说明

图1是本实用新型封装单元的结构示意图。

图2是本实用新型的堆迭模组实施例一的结构示意图。