[实用新型]用于高能离子注入的复合掩膜

说明书

技术领域

本专利涉及微电子工艺中的掩膜技术，具体指一种用于高能离子注入的复合掩膜结构。

背景技术

基于碲镉汞光电二极管的红外焦平面阵列探测器已经广泛应用于军事安保、资源勘探、海洋监测及空间遥感等领域。按器件结构划分，HgCdTe光电二极管可分为n-on-p型和p-on-n型。n-on-p工艺历经几十年的技术积累已经趋于成熟，基于该工艺的短波红外(SWIR)和中波红外(MWIR)HgCdTe FPA器件已经具有较高的性能。然而，对于长波(LW)及甚长波(VLW)器件来说，为了获得相应谱段的光谱响应，必须将HgCdTe基底材料的禁带宽度进一步降低(＜90meV)。在这样窄的禁带宽度下，器件暗电流中的隧穿电流分量将变得十分显著。p-on-n型器件可以显著抑制隧穿电流、降低暗电流并减小光吸收层的串联电阻，在长波/甚长波以及大面积碲镉汞红外焦平面阵列探测器应用方面具有n-on-p型器件不可比拟的优势。p-on-n型探测器中的平面pn结工艺与台面pn结工艺相比，具有工艺易实现、表面钝化工艺简单、器件一致性好的优点。其核心技术之一就是p型杂质的离子注入技术，掺杂剂为V族元素，以砷元素最为常用。砷的原子质量大、扩散系数很小，为了将砷离子注入到满足器件性能要求的适合深度，必须采用高能量进行离子注入，注入能量高于300KeV。在这样高能量的重核离子轰击下，不仅碲镉汞材料表层会产生损伤缺陷，常规的光致抗蚀剂掩膜也无法承受，会发生变性和皲裂，从而导致工艺失败和注入后无法彻底去除掩膜的问题。

目前，在硅基半导体器件工艺中，为了避免光致抗蚀剂这样的软性掩膜在离子轰击下的变性和易残留的问题，一些半导体器件生产商提出了硬性掩膜方案，即以图形化的硬介质薄膜作为注入掩膜。如，京东方科技提出在基板表面制备石墨薄膜，通过一次构图工艺形成石墨掩膜层(参考文献：一种离子注入的方法.中国发明专利,CN103972062A)；华力微电子提出在衬底结构表面沉积非晶态碳层作为注入掩膜层，在其上沉积硬掩膜层，再覆盖光致抗蚀剂，通过光刻和多次图形化刻蚀，获得非晶态碳层掩膜(参考文献：一种离子注入阻挡层的制作方法.中国发明专利,CN102683184A)。虽然硬性掩膜避免了光致抗蚀剂掩膜受轰击变性及易残留的问题，但是其需要沉积额外的介质膜，并进行多步光刻及刻蚀，工艺复杂。硬性掩膜不适用于碲镉汞器件的原因为：1)硬性掩膜层的沉积温度远超过碲镉汞材料所能承受的温度范围(低于70℃)，而低温生长(＜100℃)的介质薄膜多为柱状多晶结构，表面存在针孔，严重影响薄膜的掩膜阻挡作用；2)现有工艺采用的硬性掩膜层(SiO₂、石墨、非晶态碳等)与碲镉汞材料存在较大的晶格失配，薄膜的附着性较差；3)硬性掩膜需要多步光刻及图形化刻蚀，引入的图形尺寸工艺误差多，使小尺寸注入区的图形精度难以保证。因此，必须考虑采用现有技术以外的工艺方案来解决碲镉汞材料的高能离子注入掩膜的制备与去除问题。

发明内容

本专利的目的是提供一种用于高能离子注入的复合掩膜结构。

本专利中掩膜包括注入阻挡层1，光致抗蚀剂掩膜层2，牺牲介质层3；其结构为：复合掩膜的底层为注入阻挡层1，中部为具有掩膜图形的光致抗蚀剂掩膜层2，上层为牺牲介质层3；

所述的注入阻挡层1为20～200nm厚的介质膜层，采用与碲镉汞材料晶格失配小的碲锌镉、碲化锌或碲化镉材料；

所述的牺牲介质层3为20～200nm厚的二氧化硅或硫化锌薄膜层。

本专利中所述的复合掩膜结构的制备方法是指在生长有注入阻挡层介质膜的碲镉汞芯片表面采用正性光致抗蚀剂曝光光刻后获得注入区掩膜图形，采用正负倾角沉积方法在注入区、光致抗蚀剂掩膜侧壁及顶部沉积牺牲介质膜，获得复合注入掩膜。本专利中所述的复合掩膜的去除方法是指依次采用湿法腐蚀、曝光显影、湿法腐蚀的方法依次去除牺牲介质膜、光致抗蚀剂以及注入阻挡层。

掩膜的制备方法的工艺步骤具体如下：

1)将已沉积注入阻挡层介质膜的芯片清洗干净并烘干，在芯片表面旋转涂覆一层正性光致抗蚀剂，用光刻掩膜版对芯片进行曝光显影及后烘坚膜，制备出光致抗蚀剂注入区掩膜图形；

2)将已经制备好掩膜图形的芯片装载在样品台上，首先以0°倾角旋转样品台，沉积总厚度20％～80％的牺牲介质膜；再以﹢20°～﹢50°倾角旋转样品台，沉积总厚度10％～40％的牺牲介质膜；最后以﹣20°～﹣50°倾角旋转样品台，沉积总厚度10％～40％的牺牲介质膜；最终获得厚度为20～200nm的牺牲介质膜。

掩膜的去除方法的工艺步骤具体如下：