[实用新型]一种数据存储电路

说明书

技术领域

本实用新型涉及电子电路领域，具体涉及一种数据存储电路。

背景技术

在农业和工业定位系统的设计中，采用的是多任务实时控制架构，这种架构随时需要任务执行中的数据读写和存储，而且数据读写和存储量比较大。

在实际现场环境中，由于任务改变的速度极快，数据读写的速度也很快，如果实时控制中匹配不好，会引起较大的信号干扰，降低系统性能，严重时会造成系统崩溃。在这种情况下，必须在系统中加入硬件数据存储电路，保持线路匹配状况，从而保持电路特性。因此，亟需提供一种海量数据高效存储电路。

实用新型内容

为解决上述技术问题，本实用新型提供了一种数据存储电路，实现定位系统中数据的实时读写和存储任务，具有数据读写和存储效率高，成本价格低等优点。

本实用新型通过以下技术方案得以实现。

本实用新型提供的一种数据存储电路，包括USB接口单元、USB总线单元、高性能COMS静态RAM单元、存储单元、中央处理单元和译码器单元；所述USB接口单元通过USB总线单元与高性能COMS静态RAM单元连接，所述高性能COMS静态RAM单元的信号输出端与存储单元的信号输入端连接，所述存储单元的信号输出端与中央处理单元通讯连接；所述USB总线单元的信号输出端直接与中央处理单元的信号输入端连接，所述USB总线单元的信号输出端通过译码器单元与中央处理单元的信号输入端连接；所述高性能COMS静态RAM单元的信号输出端还与中央处理单元的信号输入端连接。

所述中央处理单元的主芯片为STC12C5A60S2单片机。

所述存储单元采用74ACT573N锁存器。

所述译码器单元采用SN74HC138N译码器。

所述高性能COMS静态RAM单元的芯片为CY62256。

所述USB总线单元的通用接口芯片为CH375。

所述接口芯片CH375的V3引脚外接电容C5后接地。

所述接口芯片CH375的TXD引脚接地。

所述接口芯片CH375的RST1引脚与VCC之间跨电容C6。

所述的USB接口单元还并联一个储能电容C10。

本实用新型的有益效果在于：USB总线单元的接口芯片CH375的V3引脚外接电容，TXD引脚接地实现了并口工作方式，接口芯片CH375的RSTI引脚与VCC之间跨接了电容，这样能够使电源上电时，系统电路完成可靠复位并且有效减少外部产生的干扰，所述的USB接口单元并联一个储能电容缓解上电瞬时压降，可以有效避免CMOS电路中CH375出现大电流闩锁效应而损坏芯片；本实用新型实现定位系统中数据的实时读写和存储任务，具有数据读写和存储效率高，成本价格低等优点。

附图说明

图1是本实用新型的原理框图；

图2是本实用新型的电路图。

具体实施方式

下面进一步描述本实用新型的技术方案，但要求保护的范围并不局限于所述。

如图1和图2所示的一种数据存储电路，包括USB接口单元、USB总线单元、高性能COMS静态RAM单元、存储单元、中央处理单元和译码器单元；所述USB接口单元通过USB总线单元与高性能COMS静态RAM单元连接，所述高性能COMS静态RAM单元的信号输出端与存储单元的信号输入端连接，所述存储单元的信号输出端与中央处理单元通讯连接；所述USB总线单元的信号输出端直接与中央处理单元的信号输入端连接，所述USB总线单元的信号输出端通过译码器单元与中央处理单元的信号输入端连接；所述高性能COMS静态RAM单元的信号输出端还与中央处理单元的信号输入端连接。

所述中央处理单元的主芯片为STC12C5A60S2单片机。

所述存储单元采用74ACT573N锁存器。

所述译码器单元采用SN74HC138N译码器。

所述高性能COMS静态RAM单元的芯片为CY62256。

所述USB总线单元的通用接口芯片为CH375，所述接口芯片CH375的V3引脚外接电容C5后接地；所述接口芯片CH375的TXD引脚接地；所述接口芯片CH375的RST1引脚与VCC之间跨电容C6。

所述的USB接口单元还并联一个储能电容C10。

本实用新型的存储电路采用5V电压工作，所述的USB总线单元的通用接口芯片CH375的V3引脚外接0.01uF的电容C5，所述的CH375的TXD引脚接地实现并口工作方式，所述的CH375的RSTI引脚与VCC之间跨接了一个0.47uF的电容，这样能够使电源上电时，系统电路完成可靠复位并且有效减少外部产生的干扰，所述的USB插座接口P2并联一个储能电容C10缓解上电瞬时压降，可以有效避免CMOS电路中CH375出现大电流闩锁效应而损坏芯片。本实用新型实现了定位系统中数据的实时读写和存储任务，具有数据读写和存储效率高，成本价格低等优点。