[实用新型]半导体芯片的包埋式板级封装结构

权利要求书

1. 一种半导体芯片的包埋式板级封装结构，其特征在于包括：

电路板；

设于所述电路板内的、至少用以容置半导体芯片的开口或空腔，

分别设置于所述电路板的第一表面和第二表面的第一线路层和第二线路层，且所述第一线路层和第二线路层经贯穿所述电路板的导电通路电连接，所述第一线路层表面与第二线路层表面分别对应所述电路板的最高表面和最低表面；

设置于所述开口或空腔内的半导体芯片，所述芯片经第二线路层与第一线路层电连接，且所述芯片的I/O 焊盘表面至少自所述第二线路层表面露出，并与所述第二线路层表面或所述电路板的最低表面处于同一平面；

封装材料，至少用以覆盖所述电路板的第一表面、第一线路层及填充所述开口或空腔内未被所述芯片占据的空间。

2. 根据权利要求1所述的半导体芯片的包埋式板级封装结构，其特征在于所述电路板的第一表面上还设置有模块对位标识，至少用于辅助所述芯片精准放置。

3. 根据权利要求2所述的半导体芯片的包埋式板级封装结构，其特征在于所述第一线路层包含所述模块对位标识。

4. 根据权利要求2或3所述的半导体芯片的包埋式板级封装结构，其特征在于部分或全部的所述模块对位标识能够作为连接线路及提供导电功能。

5. 根据权利要求1所述的半导体芯片的包埋式板级封装结构，其特征在于所述开口或空腔在竖直方向上的最高表面和最低表面分别为所述电路板的最高表面或所述第一线路层表面和所述电路板的最低表面或所述第二线路层表面，而所述开口或空腔在水平方向上的边界为所述电路板在第一表面和第二表面之间的开口或空腔之侧壁，同时所述开口或空腔包括第一空间、第二空间和第三空间，其中所述第一空间分布在所述电路板的第一表面和第二表面之间，所述第二空间分布在所述电路板的第一表面与所述第一线路层表面之间，所述第三空间分布在所述电路板的第二表面与所述第二线路层表面之间。

6. 根据权利要求5所述的半导体芯片的包埋式板级封装结构，其特征在于所述第一空间的侧壁为所述电路板第一表面和第二表面之间的电路板连续截面，而所述第二空间和第三空间无侧壁。

7. 根据权利要求1-3、5-6中任一项所述的半导体芯片的包埋式板级封装结构，其特征在于所述半导体芯片为传感器芯片，所述传感器芯片的传感面和I/O 焊盘表面与所述第二线路层表面或所述电路板的最低表面共平面。

8. 根据权利要求1所述的半导体芯片的包埋式板级封装结构，其特征在于所述封装材料还延伸至覆盖所述电路板的第二表面。

9. 根据权利要求1-3、5-6中任一项所述的半导体芯片的包埋式板级封装结构，其特征在于还包括第三线路层，其设置在封装材料上，并经贯穿封装材料的导电通路与第一线路层电连接。

10. 根据权利要求9所述的半导体芯片的包埋式板级封装结构，其特征在于还包括焊接掩膜，用以覆盖所述电路板的第二表面以及所述第二、第三线路层和封装材料，但所述芯片的传感面自覆盖所述第二线路层的焊接掩膜中露出。

11. 根据权利要求10所述的半导体芯片的包埋式板级封装结构，其特征在于还包括保护层，其至少连续掩盖所述传感器芯片的传感面。

12. 根据权利要求10所述的半导体芯片的包埋式板级封装结构，其特征在于还包括焊点阵列，其设置在覆盖所述第三线路层和封装材料表面的焊接掩膜开口中并与所述第三线路层电连接，所述焊点阵列包括球栅阵列或触点阵列。