[实用新型]集成结构与存储器设备

说明书

技术领域

本实用新型的实施例涉及使用MOS晶体管的电路，更具体地涉及集成结构与存储器设备，其中MOS晶体管是邻近的或者被放置为彼此靠近，例如面对或者基本上面对，并且具有优选地对准的栅极区域。

背景技术

这样的电路可以例如是具有预设且恒定的节距的重复的电路，诸如在存储器设备(例如，在行和/或列解码器中)，并且特别是在给定存储器单元中结合SRAM(静态随机存取存储器)基本存储器单元与一个或者多个(例如，两个或者四个)非易失性基本存储器单元，特别是双栅极EEPROM(电可擦除和可编程只读存储器)基本存储器单元的存储器设备中使用的电路。

此外，例如，放置为靠近彼此的MOS晶体管也可以在SRAM基本存储器单元的反相器中找到。

两个邻近MOS晶体管之间的距离通常由指明两个栅极区域之间或者甚至两个晶体管的沟道之间的最小距离的光刻约束条件来进行约束。

当以双栅极水平技术制作晶体管时，也会遇到这些缺点，该双栅极水平技术诸如是在给定存储器单元中结合SRAM基本单元与一个或者多个非易失性基本存储器单元(例如，双栅极EEPROM存储器单元)的存储器设备中找到的技术。

SRAM基本存储器单元是易失性存储器单元，即，如果它们的电源被切断，则它们存储的数据丢失，但是它们可以非常快地被访问并且具有无限的循环续航能力。

非易失性基本存储器单元，例如EEPROM存储器单元，允许数据在电源切断的情况下被保存但是不能被无限地循环。

结合SRAM基本单元与一个或者多个(例如，两个或者四个)非易失性单元的存储器单元使得有可能结合两种手段的优点，即SRAM存储器的速度和无限续航能力与非易失性存储器(例如，闪存或EEPROM存储器)的非易失性。

在正常操作条件下，在这样的存储器单元中向SRAM基本单元写入数据/从SRAM基本单元读取数据。另一方面，特别是当电源被切断时，SRAM基本单元的内容被传送到与其相关联的非易失性基本存储器单元。

然后，特别是当电源重新开启时，包含在非易失性存储器单元中的数据被重新加载到对应的SRAM基本存储器单元中。

结合SRAM存储器和非易失性存储器的这样的存储器单元的架构的示例被描述在文档US4,132,905、US4,467,451、US4,980,859、US7,164,608和US8,018,768中以及在编号1355439(对应于US2014/0369120)、1355440(对应于US2014/0369119)和1356720(对应于US2015/0016188)之下提交的法国专利申请中。

当非易失性存储器单元的一个或者多个晶体管是一个或者多个浮置栅极晶体管(因而每个示例均包括两个多晶硅水平)时，SRAM单元的所有的晶体管以这两个多晶硅水平被有利地生产。

然后，至于SRAM单元的晶体管，之后经由电接触或者通过去除定位在两个多晶硅层之间的栅极电介质而将它们物理接触从而在两个多晶硅层之间形成短路电路。

在常规刻蚀操作中，晶体管的有效栅极的端部(即形成在第一多晶硅层中的栅极)被倒圆(round)，由此需要这些栅极区域的尺寸被增加以便防止这些圆形的部分接近沟道区域，这可能会导致漏电。此外，栅极区域的几何结构的限定随将被刻蚀的多晶硅堆叠的厚度增加而变得恶化。这些缺陷有时由光学接近校正(OPC)技术进行校正但是最终它们通常不允许获得其栅极区域具有令人满意地正方形边缘的结构。

实用新型内容

根据本实用新型的一个实施例，提出生产在两个晶体管之间的空间中具有显著减少同时防止刻蚀栅极区域的某些端部处几何结构倒圆的问题的邻近晶体管。

根据另一个实施例，提出了使用在存储器设备中，特别是在结合SRAM基本存储器单元和非易失性双栅极EEPROM基本存储器单元的类型的存储器设备中包括邻近晶体管的这样的紧凑结构。