[实用新型]阵列基板和显示装置有效
| 申请号: | 201520130709.3 | 申请日: | 2015-03-06 |
| 公开(公告)号: | CN204406004U | 公开(公告)日: | 2015-06-17 |
| 发明(设计)人: | 程鸿飞;先建波;乔勇 | 申请(专利权)人: | 京东方科技集团股份有限公司 |
| 主分类号: | G02F1/1343 | 分类号: | G02F1/1343;G02F1/1362 |
| 代理公司: | 北京天昊联合知识产权代理有限公司 11112 | 代理人: | 彭瑞欣;陈源 |
| 地址: | 100015 *** | 国省代码: | 北京;11 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 阵列 显示装置 | ||
技术领域
本实用新型涉及显示技术领域,尤其涉及一种阵列基板和包含该阵列基板的显示装置。
背景技术
液晶显示技术已广泛应用在电视、手机以及公共信息显示等领域。目前,液晶显示主要可以分为扭曲向列相(TN)模式、垂直排列(VA,vertical-aligned)模式、面内开关(IPS,in-plane switching)模式。其中,对于垂直排列模式的液晶,其对比度较高、且在一个像素内可实现8畴液晶排列,从而可以得到宽视角,因此,垂直排列模式的液晶在大尺寸液晶电视方面得到了广泛应用。
液晶显示装置主要由阵列基板和彩膜基板对盒组成。其中,该阵列基板包括多条栅线与多条数据线,栅线与数据线垂直交叉(因它们位于不同的层中,故交叉时不会导通),且二者的每个交叉位置附近设置有薄膜晶体管(包括栅极、源极和漏极),该数据线的信号电压通过该薄膜晶体管写入像素电极。
目前的阵列基板在实际应用中不可避免地存在以下问题:
对于实现多畴液晶的像素电极,其通常具有根茎部和分支部,其中,分支部用于控制液晶分子的排列,例如控制液晶分子的取向方向和取向稳定性等等。但是,该分支部的电场往往会与数据线或栅线的电场产生干扰,造成液晶分子的排列异常,从而造成透过率下降,对比度降低。
实用新型内容
本实用新型的目的在于提供一种阵列基板和显示装置,其可以减小分支部的电场与数据线和/或栅线的电场之间的干扰,从而可以更好的控制液晶分子的排列。
为解决上述技术问题,作为本实用新型的第一个方面,提供一种阵列基板,包括交叉设置的多条数据线和多条栅线,且在所述数据线和所述栅线的交叉位置附近设置有像素电极,所述像素电极包括亚像素电极,所述亚像素电极包括根茎部和与之连接的分支部组,所述分支部组由多个分支部组成,且相邻的两个分支部由狭缝隔开;所述分支部组与所述数据线和/或栅线部分重叠。
其中,在所述数据线和所述栅线的交叉位置附近设置的所述亚像素电极的数量为一个或多个,且多个所述亚像素电极沿平行于所述数据线的方向排列。
优选的,其中至少一个所述亚像素电极还包括连接部,所述连接部用于将所有的所述分支部朝向所述数据线的端部相互连接;或者,将一部分相邻的两个分支部朝向所述数据线的端部相互连接。
其中,其中至少一个所述亚像素电极的分支部组和与之相临近的所述栅线部分重叠。
其中,其中至少一个所述亚像素电极的分支部组和与之相邻的两条数据线中的至少一条部分重叠。
其中,其中至少一个所述亚像素电极中的各个狭缝和与该亚像素电极相邻、且由同一所述栅线界定的亚像素电极中的各个狭缝相对设置。
优选的,其中至少一个所述亚像素电极中的各个狭缝和与该亚像素电极相邻、且由同一所述栅线界定的亚像素电极中的各个狭缝交错设置。
优选的,所述阵列基板还包括树脂层,所述树脂层设置在所述像素电极与所述数据线之间。
优选的,所述树脂层的厚度的取值范围在0.5~5μm。
优选的,所述阵列基板还包括彩膜层,所述彩膜层设置在所述像素电极与所述数据线之间。
优选的,所述彩膜层的厚度的取值范围在0.5~3μm。
作为本实用新型的第二个方面,还提供一种显示装置,所述显示装置包括阵列基板和与该阵列基板对盒设置的对盒基板,所述阵列基板为本实用新型提供的上述阵列基板。
本实用新型具有以下有益效果:
本实用新型提供的阵列基板,其通过使亚像素电极的分支部组与数据线和/或栅线部分重叠,可以减小分支部组的电场与数据线和/或栅线的电场之间的干扰,从而可以更好的控制液晶分子的排列,进而可以提高透过率、且增加对比度,提高显示质量。
本实用新型提供的显示装置,其通过采用本实用新型提供的上述阵列基板,可以更好的控制液晶分子的排列,从而可以提高透过率、且增加对比度,提高显示质量。
附图说明
附图是用来提供对本实用新型的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本实用新型,但并不构成对本实用新型的限制。
图1A为本实用新型实施例提供的一种阵列基板的单个像素电极的平面示意图;
图1B为图1中沿A1-A2线的剖视图;
图1C为图1中沿B1-B2线的剖视图;
图2为本实用新型实施例提供的另一种阵列基板的单个像素电极的平面示意图;
图3A为本实用新型实施例提供的又一种阵列基板的单个像素电极的平面示意图;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司;,未经京东方科技集团股份有限公司;许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201520130709.3/2.html,转载请声明来源钻瓜专利网。





