[实用新型]一种并联结构的集成LED芯片

说明书

技术领域

本实用新型涉及发光二极管制备技术，属于半导体材料的封装技术领域。

背景技术

目前对于多芯片的LED集成封装，因其固有属性，有其固有的缺陷，例如对于带封装的一个个独立的LED芯片，要进行电性能的挑选，正向电压差别不应超过0.1V，而反向的电压则必须在10V以上；并且在制作时要特别注意防静电，一旦个别芯片出现静电问题，很有可能导致大面积失效。在接下来的固晶时，所有的LED芯片在纵向位置上需保持同样的高度，在铝基板上面挖槽的时候，槽的大小和深度，要根据芯片的多少和出光角度的大小来确定等等，封装要求较高。所有的这些缺陷，使得下游客户在封装时，为了保持芯片均匀一致，以及成品的稳定性，往往会付出极大的努力。这就提高了封装难度，保持封装后芯片的稳定性也比较困难。

实用新型内容

针对现有技术上的缺陷，本实用新型目的是提出一种方便下游客户在封装的并联结构的集成LED芯片。

本实用新型技术方案是：在同一蓝宝石透明衬底上通过粘合层粘合有若干网格状排列的芯粒，同一行的各个芯粒的P极相互电连接，并在各行芯粒的一端设置P焊线连接位点，同一列的各个芯粒的N极相互电连接，并在各列芯粒的一端设置N焊线连接位点。

本实用新型采用金属互联的方式，使分开的芯粒可以互相导通。P面金属连接，同时起到P面电极作用，使每一行的芯粒横向连接。N面电极使用金属连接起来，使每一列的芯粒纵向连接。那么用户可以不需要每个芯粒都焊接电极，只在特定区域电极上面焊接，就能达到控制芯粒发光与否的一种芯片。使用时，如需要使集成LED芯片中的某一芯粒发光，只需要让电流通过该芯粒所在的行和列上的P与N电极，就可以让该芯粒发光。

本实用新型在芯片端即实现多芯粒的连接，使得下游客户在封装时，只需在特定电极上面打线即可。并且芯片均匀一致，可避免封装时出现上述的问题，极大地降低了封装难度，提高封装后芯片的稳定性。

附图说明

图1为本实用新型的一种平面视图。

图2为图1的A-A向剖示图。

图3为本实用新型生产方法的工艺流程图。

图4为生产过程中取得半制品的一个示意图。

图5为生产过程中取得另一半制品的一个示意图。

具体实施方式

具体制作方法，如图3所示：

1、利用PECVD技术，在临时衬底GaAs上制作的外延片上涂覆一层厚度为800～900nm的折射率为1.6的SiO₂。

2、在沉积SiO₂后，利用光刻胶掩膜技术，并且针对光刻胶的工艺，加长了曝光的时间，使得光刻胶可以充分的进行曝光，在显影方面，使用4%的KOH溶液进行显影，温度控制在20～25℃之间，经过1min的显影，KOH溶液将光刻胶上面的图形制作了出来，此时把带有光刻胶的wafer进行冲水快排，经过一段时间的冲水，水分子将光刻胶图形内的KOH溶液分子置换出来，这样做得目的是防止KOH溶液对SiO₂层的腐蚀，最后，使用HF溶液，将没有光刻胶保护的地方的SiO₂蚀刻掉。这样，就在SiO₂层上面制作出了有规律的图形通孔。

3、在外延片的带有通孔的SiO₂层上，采用电子束蒸镀技术填充入金属层：整个金属层分为三层进行蒸镀：第一蒸镀层为Au，厚度大约为500埃；第二蒸镀层为AuZn，厚度为1000埃；第三蒸镀层为Au，厚度为5500～6000埃。这些金属蒸镀层分层分布于整个SiO₂层及其通孔中。

4、采用光刻掩膜技术，利用光刻胶在金属层表面制作出分为若干行的P电极图形形状，然后使用I与KI混合液，对金属进行蚀刻，最终得到P面电极连接图形。这些金属与之前沉积的SiO₂一起，构成全金属反射镜（ODR）层。

如图4所示，由于反射层金属本身是带有图形的，所以保证在同一行的芯粒被集成在一起，而相邻行的芯粒可以实现P面隔离，即在图4中可见分成行排列的P1、P2、P3和P4行。

5、在全金属反射镜（ODR）层表面沉积一层厚度为2000埃的SiO₂后，450℃退火15min。使得P面形成欧姆接触。然后再将SiO₂去除。