[实用新型]片上系统

说明书

技术领域

本实用新型属于芯片设计技术，具体地，涉及片上系统。

背景技术

在现有的片上系统(SOC，System on Chip)设计方法中，通常将各种数字逻辑设计资源(IP，Intellectual Property)以及各种模拟单元IP都集成在单一芯片上，以最大限度的提高集成度。

数字逻辑IP可以包括中央处理器(CPU)、数字信号处理器(DSP)、计数器(TIMER)、看门狗(WATCHDOG)等各种事物处理单元，图形、视频、音频、加解密等各种计算单元，SDMMC、通用异步收发传输器(UART)、串行外设接口(SPI)等各种数字接口，通用串行总线(USB)、PCIe、SATA、HDMI等各种高速串行接口的协议层以及连接各个设备的片上总线，但并不限于此。模拟单元IP可以包括模数转换器(ADC)、数模转换器(DAC)，系统、音视频锁相环(PLL)以及各种高速串行接口的物理层(PHY)，但并不限于此。

虽然将上述模块都集成在单一芯片上能提高集成度，但是问题随之而来。例如，在工艺节点升级过程中增加成本和潜在风险以及芯片升级再流片延误产品上市时间。为了降低设计成本、缩短产品上市时间、降低流片风险，已公开了一种改进的片上系统设计方法，其中将传统的大规模单芯片SOC划分为两部分。

图1示出根据现有技术的片上系统及其外部存储器的示意性框图。SOC的第一部分是不依赖于或少依赖于具体工艺节点的数字部分，即图1中所示SOC-A，第二部分强烈依赖于具体工艺节点的模拟部分，即图1所示SOC-B。SOC-A包括第一主功能模块110和第一互连接口控制器120，SOC-B包括第二主功能模块210、第二互连接口控制器220和存储器控制器280。

SOC-A和SOC-B之间使用SERDES技术连接。相应地，第一互连接口控制器120和第二互连接口控制器220分别提供SERDES接口。SOC-A可以通过申请、仲裁后获得内存总线控制权后经过SOC-B的转发继而访问存储器300。SOC-B可以通过申请、仲裁后获得内存总线控制权自主访问存储器300。

然而，SOC-A和SOC-B之间使用SERDES连接在技术难度和成本上都比较高。此外，将SOC划分成数字部分SOC-A和模拟部分SOC-B，不能满足面向用户的设计需求，因而存在着一定的局限性，不能更进一步降低开发和升级成本。

实用新型内容

本实用新型的目的在于提供一种可以采用内存接口实现不同部分之间的互连的片上系统，以降低开发成本和提供设计自由度。

根据本实用新型的一方面，提供一种片上系统，包括第一部分电路和第二部分电路，其中，第一电路部分包括第一主功能模块和第一互连接口控制器，第二电路部分包括第二主功能模块和第二互连接口控制器，第一互连接口控制器和第二互连接口控制器分别提供用于互连的内存接口，使得第一电路部分和第二部分经由第一内存总线连接在一起。

优选地，第一电路部分是包括由数字电路和/或模拟电路组成的通用部分，以及第二电路部分是包括由数字电路和/或模拟电路组成的专用部分。

优选地，第一主功能模块包括处理器、用于支持处理器调试和工作的基本设备、以及用于提供时钟信号的锁相环。

优选地，第一主功能模块还包括核心设备，所述核心设备是相关的多个不同产品系列中的共性设备。

优选地，第二主功能模块包括用于提供主要功能的专用设备、用于提供控制逻辑的控制模块、以及用于提供时钟信号的锁相环。

优选地，第二主功能模块还包括用于为第二电路部分提供I/O支持的I/O模块。

优选地，第二互连接口控制器还提供用于连接外部存储器的内存接口，使得第一电路部分和第二电路部分经由第二内存总线访问外部存储器。

优选地，所述内存总线为SDRAM总线。

优选地，第一互连接口控制器为标准的存储器控制器，以及第二互连接口控制器为提供内存总线路由功能的设备扩展装置。

优选地，所述设备扩展装置包括第一内存接口、第二内存接口和内部扩展接口，第一内存接口用于与第一互连接口控制器相连接，第二内存接口用于与外部存储器相连接，内部扩展接口用于与第二主功能模块相连接。

优选地，所述设备扩展装置根据内存总线信号产生选择信号，使得第一内存接口、第二内存接口和内部扩展接口中的任意两个相连，从而提供内存总线的路由功能，所述内存总线信号包括数据信号以及地址和控制信号。