[实用新型]多浮点数乘减运算控制器

权利要求书

1.一种多浮点数乘减运算控制器，其特征在于它具有：

对整机进行控制的FPGA电路；

Flash电路，该与接FPGA电路相连；

通信电路，该电路与FPGA电路相连；

PCI电路，该电路与FPGA电路相连。

2.根据权利要求1所述的多浮点数乘减运算控制器，其特征在于所述的FPGA电路为：集成电路U2A的M5脚、M6脚、N1脚、N2脚、P1脚、P2脚、M8脚、M7脚、N6脚、N5脚、N3脚、N4脚、P3脚、R8脚、R7脚、P5脚、P6脚、R1脚、R2脚、T1脚、T2脚、P4脚、R4脚、U1脚、U2脚、R5脚、R6脚、V1脚、V2脚、T5脚、T6脚、T3脚、U3脚、W1脚、W2脚、Y1脚、Y2脚、W3脚、W4脚、Y3脚、Y4脚、W5脚、U4脚、V4脚依次接集成电路U1的131脚～117脚、114脚～110脚、107脚～100脚、98脚～95脚、53脚～60脚、63脚～67脚；

集成电路U2B的J2脚、J1脚、J4脚、J3脚、L7脚、H2脚、H1脚、J6脚、G2脚、G1脚、H3脚、F2脚、F1脚依次接集成电路U1的143脚、151脚、135脚、154脚、152脚、159脚、146脚、153脚、163脚、158脚、134脚、150脚、149脚，集成电路U2B的C3脚、C4脚接Flash电路；

集成电路U2C的B11脚、A11脚、E11脚、D11脚、H11脚、G11脚接通信电路；

集成电路U2E的L19脚、L18脚、K21脚、K22脚、J21脚、J22脚、L17脚、K17脚、H21脚、H22脚、K18脚、J20脚、H19脚、K20脚、J19脚～J17脚、H16脚、J15脚、G21脚、G22脚、F21脚、F22脚、H18脚、H17脚、E21脚、E22脚、D21脚、D22脚、G17脚、G18脚、G20脚、E20脚、C21脚、C22脚、C19脚依次接集成电路U1的68脚、71脚～87脚、94脚、93脚、91脚、92脚、142脚、157脚～155脚、144脚、160脚、139脚～137脚、53脚、136脚、145脚、148脚、90脚；

集成电路U2I的L6脚、K4脚接Flash电路，集成电路U2I的M17脚、N17脚接地，集成电路U2I的K1脚通过电阻R3接地、N18脚通过电阻R4接3V电源、L4脚通过电阻R5接3V电源、N20脚通过电阻R6接3V电源；

集成电路U2J的AA1脚、M3脚、P7脚、T4脚、B1脚、J7脚、L3脚、A2脚、C6脚、C11脚、E10脚、G9脚、A21脚、C12脚、D17脚、E13脚、G14脚、B22脚、G19脚、J16脚、L20脚、AA22脚、M20脚、P16脚、T19脚、AB21脚、T14脚、V13脚、W17脚、Y12脚、AB2脚、T9脚、V10脚、W6脚、Y11脚接3V电源，集成电路U2J的T15脚、T12脚、R12脚、R10脚、P14脚～P10脚、N14脚、N9脚、M14脚、M9脚、L16脚、L14脚、L9脚、K14脚、K9脚、K8脚、J13脚～J10脚、H13脚、H12脚、H8脚、G12脚、G8脚接1.2V电源；

集成电路U2K的地端接地；

集成电路U2L的电源端接1.2V电源、地端接地；

集成电路U2A～集成电路U2C、集成电路U2E、集成电路U2I～集成电路U2L的型号为EP2C35F484C8。