[实用新型]一种通过FPGA内部延时模块测量两路信号时间差的装置

说明书

技术领域

本实用新型涉及一种通过FPGA内部延时模块测量两路信号时间差的装置。

背景技术

两信号间精密的时间测量技术在现在工程技术领域有着重要的作用。超精密位移测量、航天、核物理中对时间测量的分辨率需在100ps以内。高分辨率的时间测量电路是测量系统的核心内容也是设计中最大的挑战。实现数字插入法的电路通常称之为时间数字转换器,时间数字转换是时间测量的基本手段，它将携带时间信息的信号转换为数字信号（数字化），从而实现时间信息的测量。目前实现时间数字转换器的方向有以下几种：（1）精密电容放电法（时幅转换法），其实现电路复杂，售价高昂。（2）德国的ACAM公司推出的TDC-GPX芯片，该芯片具有8通道81ps的采样精度，但售价高，使用前需要复杂的配置，和FPGA结合使用时集成度不高等缺点。（3）将TDC模块集成在FPGA内部，通过半导体间信号传输延时来实现时间测量，该方法成本最低，集成度最高，但设计相当困难，在FPGA代码编译时需要对芯片内部逻辑门生成时底层进行布线设计，并且信号漂移严重，对设计过程有着严格的要求。

实用新型内容

本实用新型针对上述现有产品存在的问题，提供一种结构简单，调试方便，误差偏移小，性能稳定，集成度高的一种通过FPGA内部延时模块测量两路信号时间差的装置。

本实用新型包括锁存器和若干延时模块，所述的延时模块依次串联，所述的任一延时模块的输入端与锁存器的输入端相连。

采用以上结构后，本实用新型与现有技术相比，具有以下优点：

本实用新型采用多个延时模块依次串联，当端口1中信号电平从低往高发生变化时，该信号会经过前一个延时模块经过时间延时后往下个延时模块传递，同时，信号也传递至一锁存器。当锁存器控制信号从低到高进跃变，锁存器内数据被锁存，通过计算锁存器内高电平位个数，根据m（存器内高电平位个数）*tap（每个延时单元延时时间）值来计算信号输入端输入的阶跃高电平信号与锁存器控制信号之间的时间差。本实用新型具有结构简单，调试方便，误差偏移小，性能稳定，集成度高等众多优点。

作为优选，所述的延时模块采用的是Virtex和zynq系列FPGA内部延时模块。

本实用新型能够达到最大52ps的分辨率。根据XILINX公司推出的部分FPGA系列带有内部延时模块，如Zynq系列，Spartan 系列，Virtex系列，在函数库内命名为IDELAY，各个系列芯片部分型号的内部延时模块性能如表（1）所示：

表（1）各个系列芯片部分型号的延时模块性能

芯片信号延时时间延时值zynq78 ps 或 52 ps 0-31 tapVirtex-475ps0-64 tapSpartan-6不确定0-255 tap

表（1）

在Spartan系列芯片中，因其延时模块延时时间并不是确定的,故此系列芯片内部延时模块不适合在精密的时间延场合采用。Virtex及zynq系列FPGA内部延时模块采用反馈补偿技术，使本实用新型能够根据设定的延时参数将信号精准的延时输出，能够在精密时间延时场合采用。