[发明专利]OR链式总线的增强数据总线反转编码的方法和装置

说明书

描述了涉及用于OR链式总线的增强数据总线反转(EDBI)编码的方法和装置。在实施例中，至少部分基于确定总线上的下一数据值是否将从有效值转变为停放状态来对总线上的输入数据编码。还公开了其他实施例。

本发明在政府对由能源部授予的合同号B600738的支持下做出。政府拥有本发明的一定权利。

技术领域

本公开总体上涉及电子领域。更具体地，实施例涉及用于OR链式总线的增强数据总线反转编码。

附图说明

参照附图提供详细描述。附图中，附图标记的(一个或多个)最左边的数字标识首次出现该附图标记的图。在不同的附图中使用相同的附图标记指示相似或相同的对象。

图1示出了能够用于实施本文中讨论的各种实施例的计算系统的实施例的框图。

图2示出了能够用于实施本文中讨论的一个或多个实施例的计算系统的实施例的框图。

图3A示出了利用数据停放(data parking)的4比特总线数据传输，其中，数据总线反转(DBI)编码增加了数据传输行为(activity)。

图3B示出了利用数据停放的4比特总线数据传输，其中，权重编码(WC)编码增加了数据传输行为。

图4示出了根据实施例的增强数据总线反转(EDBI)编码器的框图。

图5示出了按照实施例的提供EDBI编码的方法的流程图。

图6示出了根据实施例的EDBI判决块。

图7示出了能够利用来实施本文讨论的一个或多个实施例的计算系统的实施例的框图。

图8示出了能够利用来实施本文讨论的一个或多个实施例的计算系统的实施例的框图。

图9示出了按照实施例的片上系统(SOC)封装的框图。

具体实施方式

在下面的描述中，给出大量的具体细节以全面理解各种实施例。然而，一些实施例可以在不具有上述具体细节的情况下来实践。在其他例子中，公知的方法、过程、组件、以及电路未进行详细描述以免混淆具体实施例。实施例的各个方面可以利用诸如为集成半导体电路(“硬件”)或组成一个或多个程序的计算机可读指令(“软件”)或者硬件和软件的某一组合的各种手段来实现。为本公开的目的，引用“逻辑”应该意指硬件、软件或者它们的某一组合。

通常，对于具有相对宽总线(例如，强调数据传输)的系统，由于总线电容(用于数据传输行为)的充放电而消耗大量的能量。总线上的切换行为能够因以下而发生：(1)数据值改变；和/或(2)数据总线从有效转变为“停放”状态。“停放”状态通常指总线具有确定性状态的状态，以例如促进后续操作更快和/或更准确。例如，当组合(或链接)两条总线时，一些实现可以使用复杂的多路复用器。然而，如果总线的状态为停放，则控制栅极的输出能够被确定性地读取(例如，其中输入之一总是为1或0)。另外，停放状态减少了与复杂的多路复用器关联的硬件的数量(这又降低成本、功耗、和/或延迟)。进一步，复杂的多路复用器的缺失提供了更容易的控制方案，这是由于不再出现用于多路复用器的控制信号。在组合总线时，以前的方案通常不考虑“停放”状态；并且，因此，能够增加接着导致更多功耗、成本、延迟等的交换行为。

为此，一些实施例提供用于“OR”(即，逻辑OR)链式总线的增强数据总线反转(EDBI)编码。如本文所讨论的，术语“总线”能够替换地称作“互连”。如本文所讨论的，在使用总线停放时，EDBI编码能够降低数据总线的切换行为(例如，在每条总线上使用多个发送器)。在一个实施例中，至少部分基于确定总线上的下一数据值是否将从有效状态转变为停放状态来对总线上的输入数据(例如，来自多个源/总线)编码。