[发明专利]SONOS器件的工艺方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别涉及一种SONOS器件的工艺方法。

背景技术

如图1所示，为SONOSFlash存储器的电路结构示意图，其是由多个存储单元形成 的矩阵结构。在左图的SONOS阵列中，当图中target器件出于编程状态时，由于target 器件的BL(位线)与图中B器件是等电位的，而BL的电势会影响到器件沟道的电势， 当B器件的沟道电势增加后，如图2所示，会将原来ONO层中诱捕在氮化物中的电子拉 向沟道，因此引起器件VTP电压的偏移。

上述SONOS器件的传统制造流程包含的工艺步骤有：阱注入、多晶硅淀积、多晶硅 刻蚀、多晶硅侧壁氧化、轻掺杂漏注入、源漏注入及后续工艺。该工艺没有对器件表面 电势进行针对性的优化，因此器件存在上述的VTP电压偏移的问题。

发明内容

本发明所要解决的技术问题是提供一种SONOS器件的工艺方法，解决表面电势导致 器件VTP电压偏移的问题。

为解决上述问题，本发明所述的SONOS器件的工艺方法，包含如下的工艺步骤：

第1步，对硅衬底进行阱注入，注入杂质为砷，注入能量为5～200keV，注入剂量 为1E11～1E14/cm²；

第2步，对硅表面进行一次硼离子注入；

第3步，进行多晶硅淀积；

第4步，对多晶硅进行刻蚀；

第5步，多晶硅侧壁氧化；

第6步，轻掺杂漏注入，并进行源、漏区注入。

进一步地，所述第2步，硼离子注入的能量为1～20keV,注入剂量为1E11～1E13/cm^-2。

进一步地，所述第2步，硼离子注入在阱的表层形成弱反型层，保证器件的阈值电 压。

本发明所述的SONOS器件的工艺方法，增大了常规阱注入砷的剂量和能量，并在阱 注入之后硅表面额外增加低能量的硼注入，在阱区表面形成弱P型层，使得器件的阈值 电压Vt与原来相同，降低漏端电压对表面电势的影响，减小器件VTP电压的偏移。

附图说明

图1是SONOS器件阵列示意图。

图2是沟道电势增加导致氮氧化物中电子迁移示意图。

图3是本发明工艺阱注入杂质分布与传统工艺对比图。

图4是本发明剖面电势示意图。

图5～6是本发明与传统工艺表面电势对比图。

图7是本发明工艺流程图。

具体实施方式

本发明所述的SONOS器件的工艺方法，包含如下的工艺步骤：

第1步，对硅衬底进行阱注入，注入杂质为砷，注入能量为5～200keV，注入剂量 为1E11～1E14/cm²。该注入剂量和注入能量都高于常规的阱注入。

第2步，对硅表面进行一次硼离子注入；硼离子注入的能量为1～20keV,注入剂量 为1E11～1E13/cm²。

本发明在常规SONOS器件阱注入时，增加砷注入的剂量与能量，并在表面额外增 加一道低能量的B注入，在well表面形成弱P型层，使得器件的阈值电压Vt跟原来 相同。图3所示的是本发明与传统工艺阱注入及B注入之后的杂质分布图。

第3步，进行多晶硅淀积。

第4步，对多晶硅进行刻蚀。

第5步，多晶硅侧壁氧化。

第6步，轻掺杂漏注入，并进行源、漏区注入。

通过上述工艺，本发明将SONOS器件的表面电势降低，如图4～图6所示，显示的 是本发明工艺与传统工艺下的SONOS器件表面电势图。结合图4所示的剖面结构，图5 是从多晶硅端往衬底方向的电势分布，图6是源漏端横向电势分布。测试条件是 Vg＝Vb＝0V,Vd＝6V,源极悬空的情况下，可以看到，本发明表面电势远远低于传统工艺制 造的器件的表面电势，使得器件的VTP电压更为稳定，降低器件性能的波动。

以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说， 本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同 替换、改进等，均应包含在本发明的保护范围之内。