[发明专利]PMOS工艺方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别是指一种PMOS工艺方法。

背景技术

短沟道CMOS器件设计中，为了控制短沟道效应，通常尽可能降低轻掺杂源漏(LDD) 和源漏(SD)的杂质掺杂浓度和离子注入能量，但会造成很多的负面效应：1、会降低 器件的驱动电流；2、降低器件源漏结的击穿电压；3、增加LDD结和SD结的寄生结电 容。这些负面效应降低了器件的性能。

另外，CMOS器件都存在较严重的热载流子效应。对PMOS来说，为了增加源漏结击 穿电压和降低源漏结电容，通常在源漏制作中采用较高能量的硼离子注入，形成缓变源 漏结。但较高能量的硼注入会同时带来较大的横向扩散，对LDD区域进行额外掺杂，这 会增加器件的热载流子效应。

发明内容

本发明所要解决的技术问题是提供一种PMOS工艺方法，降低器件的热载流子效应， 提高器件的可靠性。

为解决上述问题，本发明所述的PMOS工艺方法，是在PMOS晶体管的源、漏注入之 后，进行一次大原子杂质的离子注入，所述大原子杂质是指原子量≥硅的杂质；大原子 杂质注入之后，立即进行一次快速热退火。

所述大原子杂质注入，在源、漏下方形成大量由间隙原子构成的晶格缺陷。

所述的大原子杂质，为硅、锗一类的元素，注入剂量>1E14/cm²，注入能量以杂质分 布的峰值位置位于源漏结下方200埃以上。

所述大原子离子注入之后，立即进行快速热退火，促使间隙原子增强硼扩散。

本发明所述的PMOS工艺方法，通过增加大原子杂质的注入，在源漏结的下方形成 间隙离子束，增加结的击穿电压，降低结电容。同时降低器件的热载流子效应，提高器 件可靠性。

附图说明

图1是大原子杂质离子注入示意图。

图2是本发明与传统工艺硼扩散分布示意图。

图3是本发明与传统工艺硼扩散深度与浓度曲线示意图。

图4是本发明与传统工艺横向电场分布对比示意图。

图5是场强与深度分布曲线图。

具体实施方式

本发明所述的PMOS工艺方法，是在PMOS晶体管的源、漏注入之后，进行一次大原 子杂质的离子注入，在源、漏下方形成大量由间隙原子构成的晶格缺陷。

所述的大原子杂质，为硅、锗一类的原子量≥硅的元素，注入剂量>1E14/cm²，注入 能量以杂质分布的峰值位置位于源漏结下方200埃以上。

所述大原子离子注入之后，立即进行快速热退火，促使间隙原子增强硼扩散。间隙 原子指某个晶格间隙中挤进了原子。又称填隙子，是原子脱离其平衡位置进入原子间隙 而形成的。晶格原子之间的间隙是很小的，一个原子硬挤进去必然使周围原子偏离平衡 位置，造成晶格畸变，因此也是一种点缺陷。

本发明利用间隙原子束([311]或[113]缺陷)增强硼扩散的原理，在PMOS源漏硼 注入后，进行大原子杂质的离子注入，在源漏结的下方形成大量的间隙原子束，并在后 续的源漏快速热退火中加大硼的纵向扩散，形成缓变PMOS源漏结，有效增加结的击穿 电压和降低结电容。由于PLDD部分并未接受大原子杂质的离子注入，该区域间隙原子 束浓度有限，不会形成硼的增强扩散，有利于降低器件的热载流子效应，提高器件的可 靠性。

由间隙原子构成的晶格缺陷与硼原子结合形成间隙原子束，并在后续的源漏快速退 火过程中增强硼的纵向扩散，有利于形成更加缓变的P型源漏结，提高结的击穿电压， 降低结的寄生电容。由图2及图3所示的曲线可看出本发明硼的分布更加缓变了，但未 进一步减小器件的有效沟道长度。

间隙原子束，并在后续的源漏快速退火过程中增强硼的纵向扩散，如图4所示，有 利于形成更加缓变的P型源漏结，使得P型源漏结表面浓度有一定降低，同时没有增加 PLDD区域的掺杂浓度，对PMOS器件的热载流子效应的控制有一定效果。图5为传统器 件和本发明器件沟道表面的横向电场强度分布，从图中可以看出本发明的峰值横向电场 明显降低。

以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说， 本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同 替换、改进等，均应包含在本发明的保护范围之内。