[发明专利]一种预包封引线框架的制造方法

说明书

技术领域

本发明涉及引线框架技术领域，具体涉及一种预包封引线框架的制造方法。

背景技术

在半导体制造工艺领域，引线框架作为集成电路的芯片载体，是实现芯片内部电 路引出端与外引线的电气连接、形成电气回路的关键结构件，它起到了和外部导线连接的 桥梁作用,而四方扁平无外引脚封装构造(quadflatno-leadpackage,以下简称QFN)是目 前最为传统且常见的引线框架封装构造。

一片QFN引线框架如图1所示，通常包括若干个呈矩阵排布的承载单元以及位于承 载单元之间用于固定承载单元的中筋，所述承载单元包括芯片座4和设置于芯片座4周围的 引脚5阵列，所述中筋7连接于相邻两个承载单元的引脚5阵列之间，所述芯片座4通过座柱6 与中筋7相连，使得中筋7可以同时用于固定芯片座4和引脚5，以防止芯片座4或引脚5在封 装过程中移动或偏移位置，但是由于中筋7为实体金属材质制成，在切割成型时，容易损耗 切割刀具的寿命，制造成本高且效率低。为解决上述问题，行业内都会对中筋7的背面进行 半蚀刻，通过减薄中筋部分的金属厚度，来降低对切割刀具的磨损，并提高切割效率。但是 该方法仍然保留后续的金属切割过程，使得在测试时无法进行整片的引线框架的测试，因 为中筋7的存在使得承载单元的引脚5之间为短路连接，必须要将各承载单元的中筋7切割 下来之后才能一个个分别进行测试，测试效率非常低下，此外，由于中筋7的半蚀刻区域将 会在后续的注塑过程中填充塑封件，容易导致切割成型时，在较大的切割力作用下出现金 属层和塑料层的分层现象。

目前还有一种引线框架的制造方法，是不需要设置中筋7，而是对需要蚀刻的区 域，通过在正面和背面分别进行一次半蚀刻的方式来实现，该方法虽然使得后续过程无需 切割金属，但是在进行正面的半蚀刻之后，再进行背面的半蚀刻时，由于需要蚀刻的区域较 多，需要较长的对位时间，一方面会造成生产效率下降，难以实现大规模生产，另一方面较 长的对位时间也会使蚀刻过程中我们所不期望的侧向腐蚀更加严重。

发明内容

本发明要解决的技术问题是：提供一种无需切割金属、切割时不会出现分层、二次 蚀刻蚀刻区域小、对位时间短、制造成本低、生产效率高的预包封引线框架的制造方法。

本发明的技术解决方案是：一种预包封引线框架的制造方法，其特征在于：它包括 以下步骤：

(1)第一次蚀刻：对金属基板的正面进行全蚀刻加部分蚀刻两种蚀刻方式，全蚀刻 用以形成数个蚀穿的蚀刻孔来构成各承载单元的芯片座、引脚、座柱和中筋，部分蚀刻是沿 中筋的正面进行的第一次部分蚀刻，以去除中筋厚度的一部分；

(2)预包封：向所述蚀刻孔和中筋第一次被去除的区域注入第一塑封件进行预包 封；

(3)第二次蚀刻：是沿中筋的背面进行的第二次部分蚀刻，用于去除中筋的剩下部 分。

本发明预包封引线框架的制造方法在第一次蚀刻时就已完全形成芯片座、引脚、 座柱和中筋，且中筋背面被保留而正面在该次蚀刻中已部分去除，改变了传统的中筋正面 被保留而背面进行半蚀的方式，然后进行预包封使第二次蚀刻时芯片座和引脚可靠固定， 这样只需再对中筋的背面未被蚀刻的部分进行第二次蚀刻，就可将中筋完全去除，蚀刻面 积小，所需对位时间短，可大大提高生产效率，并且在两次蚀刻后中筋部分的金属已全部由 第一塑封件代替，使得后续切割成型时只需切割第一塑封件，而无需切割金属，大大减少对 刀具的损伤，制造成本较低且效率高，并且由于两次蚀刻后中筋部分已由第一塑封件构成， 具有良好的电绝缘性，使各承载单元的引脚之间不再短路，在测试时也可整片进行，而无须 将各承载单元一个个切割下来单独进行测试，也大大提高了测试效率。

作为优选，在步骤(2)之后步骤(3)之前还进行选择性电镀：在芯片座和引脚的正 面的局部区域形成第一电镀层，在芯片座和引脚的背面的局部区域形成第二电镀层。选择 性电镀使中筋不被电镀，有利于第二次蚀刻，且该设置可使引线框架进入客户端之前就已 电镀，无需客户端在测试切割之前再施行化学镀。