[发明专利]一种检测TD-LTE上下行配比的方法有效
| 申请号: | 201511018866.6 | 申请日: | 2015-12-30 |
| 公开(公告)号: | CN105491613B | 公开(公告)日: | 2018-11-27 |
| 发明(设计)人: | 罗宝填;陈青松;胡晓飞 | 申请(专利权)人: | 三维通信股份有限公司 |
| 主分类号: | H04W24/08 | 分类号: | H04W24/08 |
| 代理公司: | 杭州九洲专利事务所有限公司 33101 | 代理人: | 陈继亮 |
| 地址: | 310053 浙江省杭州市*** | 国省代码: | 浙江;33 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 检测 td lte 下行 配比 方法 | ||
1.一种检测TD-LTE上下行配比的方法,其特征在于:该方法步骤如下:BPF滤波器把从基站或者天线接收过来的信号进行滤波,经过LNA对信号进行放大,本振/混频器把放大后的信号从高的频段混到低的频段,再通过高速ADC进行模数转换,最后到FPGA中进行数字信号处理;把Channel filter Data接收到的数据缓存到RAM中;每接收一个数据,进行一次完整的运算,每次对缓存的128个点的数据与ROM中的数据进行共轭运算;每5ms把运算得到的最大值保存起来,根据三种ROOT的最大值和缓存数据的功率进行相关对比和同步保持检测,确定PSS的位置和ROOT类型,根据缓存数据的功率进行相关对比,在判断时,对输入信号的功率进行实时统计,对PSS的相关峰与输入信号功率的求比值,以这个比值作为判断标准。
2.根据权利要求1所述的检测TD-LTE上下行配比的方法,其特征在于:在FPGA中,ADCInterface是接收高速ADC数据的通道;DDC实现对从ADC接收过来的数据进行数字下变频处理,从高采样率抽到低采样率,减少PSS检测的运算量;pss_search模块实现对PSS的实时检测;cp_check模块用于检测CP的类型;dl_ul_config模块用于检测上下行配比类型,tdl_updw_config模块用于检测特殊时隙的类型。
3.根据权利要求2所述的检测TD-LTE上下行配比的方法,其特征在于:DDC实现对从ADC接收过来的数据进行数字下变频处理,从ADC Interface从得到采样率为184.32Mbps的数据,进行四分之一fs的混频后,把信号从46.08M中心频点搬到以零为中心频点,再用半带滤波器进行滤波,然后进行2倍抽取,把采样率降为92.16Mbps;使用的是184.32Mbps高采样率的ADC,可以得到80M的带宽,最多可以得到4个20M的LTE信号,NCO模块可以用来选择80M带宽内的任一信号;选择相应信号后,连续进行两次半带滤波和2倍抽取,再用CIC滤波器和12倍抽取,把采样率降为1.92Mbps,最后进行信道滤波;信道滤波器的采样率为1.92Mbps,通带为0.45MHz,阻带为0.54MHz。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三维通信股份有限公司,未经三维通信股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201511018866.6/1.html,转载请声明来源钻瓜专利网。





