[发明专利]一种MOS管

说明书

本发明涉及MOS管版图设计。在一个实施例中，MOS管呈阵列排布的多个栅极单元，每个栅极单元呈正方形，每个栅极单元包括四个边部以及四个角区，相邻的两个栅极单元之间间隔预定距离，其中至少具有互相相邻的四个栅极单元，该四个栅极单元都具有一个角区与其他三个栅极单元的角区相邻且对应；位于各个栅极单元内的漏极区；位于各个栅极单元内的漏极区的中心处的漏极接触孔；位于各个栅极单元之间的源极区；位于所述四个栅极单元的相互相邻的四个角区围绕的源极区的中心处的源极接触孔。本发明实施例针对需要较大漏极间距的功率器件设计了新型版图结构，减小了芯片面积。

技术领域

本发明涉及一种集成电路设计，特别涉及MOS管版图设计。

背景技术

在许多集成电路中，有时需要宽长比特别大的功率MOS管。宽长比是指沟道宽度与沟道长度的比值，宽长比较大有助于导通较大电流。现有技术中已经存在一些关于功率MOS管的版图设计方案来减小版图面积。但是一些功率MOS管还需要直接连接到芯片管脚，这些功率MOS通常需要遵循防静电设计规则来实现一定的抗静电性能。一般防静电设计规则需要这些功率MOS管存在较大的漏极接触孔到沟道间距，这个间距一般也被称为漏极间距(Drain Space)。对于较大面积的功率器件，无法在制造时保证功率器件各部分的击穿电压完全相等，所以一种可能的解决方案是增加漏极间距来对功率器件的每处局部进行限流，这样可以实现某些先击穿的部分的静电泄放电流被限制，直到功率器件的各部分都被击穿，共同来泄放较大的静电泄放电流，从而避免某些局部被过大的电流所永久损坏。图1是传统交错条形(Alterative Bar)结构的功率器件，如果增大漏极间距，其所需的芯片面积较大。

发明内容

本发明提供一种解决上述问题的MOS管。在一个实施例中，MOS管包括呈阵列排布的多个栅极单元，每个栅极单元呈正方形，每个栅极单元包括四个边部以及四个角区，相邻的两个栅极单元之间间隔预定距离，其中至少具有互相相邻的四个栅极单元，该四个栅极单元都具有一个角区与其他三个栅极单元的角区相邻且对应；位于各个栅极单元内的漏极区；位于各个栅极单元内的漏极区的中心处的漏极接触孔；位于各个栅极单元之间的源极区；位于所述四个栅极单元的相互相邻的四个角区围绕的源极区的中心处的源极接触孔。

优选地，栅极单元的角区具有呈斜角或圆弧形的顶角。

优选地，源极接触孔和漏极接触孔为圆形或等边的多边形。

进一步优选地，源极接触孔的边与栅极的各边可以呈45度角或135度角。或者，漏极接触孔和源极接触孔为正方形时，各自的正方形彼此成45度角旋转关系。

本发明实施例针对需要较大漏极间距的功率器件设计了新型版图结构，减小了芯片面积。

附图说明

图1是传统交错条形(Alterative Bar)结构的功率器件；

图2是本发明实施例的MOS管版图。

具体实施方式

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

图2是本发明实施例的MOS管版图。如图2所示，MOS管版图中，几乎所有的区域都覆盖了有源区，有源区被栅极区域分割成源极区域和漏极区域。可以利用自对准技术，实现栅极位置分别与源和漏位置的自对准，由此降低珊对源漏的覆盖电容，提高电路的开关速度。此外，注入层会覆盖整个有源区。以NMOS为例，N+注入层还会覆盖整个有源区，为了简化说明，图2中未画出N+注入层。

栅极区域包括呈阵列排布的多个栅极单元，图中例示了栅极单元22-1，22-2，22-3和22-4，相邻的两个栅极单元之间间隔预定距离。其余栅极单元按同理排布。每个栅极单元呈近似正方形，每个栅极单元包括四个边部以及四个角区，该四个栅极单元都具有一个角区与其他三个栅极单元的角区相邻且对应。在一个例子中，栅极单元在四个角上呈斜角。栅极单元的四个角也可以采用圆弧形。