[发明专利]处理器中断机制的验证方法及验证装置

说明书

本发明公开了一种处理器中断机制的验证方法及验证装置，其中，方法包括以下步骤：随机生成定向指令序列；根据指令序列配置DUT的打开中断使能，并配置中断处理入口；在中断处理时，添加N条例外返回指令，以退出例外处理程序并且跳转至被中断取消的指令PC；在多条指令提交时，对DUT的寄存器的状态进行采样；对DUT加入随机中断，以得到加入随机中断对指令流水序列的影响结果。本发明实施例的验证方法，通过对DUT随机加入中断验证中断对DUT的影响，并且可以不受中断的影响进行数据对比，从而保证验证结果的准确性，提高验证的可靠性，简单便捷。

技术领域

本发明涉及处理器技术领域，特别涉及一种处理器中断机制的验证方法及验证装置。

背景技术

目前，超标量处理器本身的设计复杂，并且多个流水线的指令执行，而在超标量处理器的验证中，中断会与处理器的各级流水和各种指令相结合，导致故验证的复杂度较高。具体地，由于RTL(register-transfer level，寄存器传输级)级的超标量处理器每次发射并能提交多条指令，而处理器模型一般用c++，systemverilog等更高抽象级的语言描述为单条指令提交的参考模型，从而没有具体的时序关系或者与RTL的实现不尽相同，在DUT(Device under test，被测器件)若干条指令提交后记录提交的个数，参考模型加上提交的指令条数，只对最后提交的指令条数的相应的通用寄存器进行对比，但是中断是与时间相关的，只能在开始记录已经执行提交的指令条数，在第N条参考模型与DUT同时加中断，才能保证DUT与参考模型所执行的指令与行为相同。

相关技术中，首先生成随机指令，其次采样DUT中断的相关信号作为参考模型比较指令条数的依据，比如启动操作系统用真实的外设作为中断等。然而，相关技术由于参考无法事先知道需要提交的指令条数，故需要采样DUT的中断信号，但是如果参考模型采样的中断状态与实际不符，易出现问题。例如，如果参考模型想在第N条指令添加中断，那么如果第N条指令是多条提交指令的第二条，那么当中断到来时，之前的一条指令并未提交，中断处理之后需要从第N条指令之前的那条指令开始运行，故处理器参考模型不能确定第N条指令是否是单个指令提交或者是多条指令提交的第一条，从而无法确定第N条指令是否适合加中断。

具体而言，相关技术中的验证方法在系统级起操作系统用外设作为中断，但难以定位bug与调试，并且起操作系统时间较长，随机度不够；或者先写好定向指令，随机在中断入口加中断，参考模型采样提交个数与DUT的中断等信号，但也面临着随机度不够与采样的DUT信号本身存在问题的风险，并且例外处理程序的处理过程需要较多的指令。

发明内容

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。

为此，本发明的一个目的在于提出一种处理器中断机制的验证方法，该验证方法可以不受中断的影响进行数据对比，从而保证验证结果的准确性，提高验证的可靠性。

本发明的另一个目的在于提出一种处理器中断机制的验证装置。

为达到上述目的，本发明一方面实施例提出了一种处理器中断机制的验证方法，包括以下步骤：随机生成定向指令序列；根据所述指令序列配置DUT的打开中断使能，并配置中断处理入口；在中断处理时，添加N条例外返回指令，以退出例外处理程序并且跳转至被中断取消的指令PC(Program Counter，程序计数器)，以重新执行验证前的程序，其中，N为正整数；在多条指令提交时，对DUT的寄存器的状态进行采样；以及对DUT加入随机中断，以得到加入所述随机中断对指令流水序列的影响结果。

本发明实施例的处理器中断机制的验证方法，通过指令序列配置DUT的打开中断使能，并配置中断处理入口，从而对DUT加入随机中断，以得到加入随机中断对指令流水序列的影响结果，通过对DUT随机加入中断验证中断对DUT的影响，并且可以不受中断的影响进行数据对比，从而保证验证结果的准确性，提高验证的可靠性，简单便捷。