[发明专利]一种长高速信号线S参数提取方法及系统

说明书

技术领域

本发明涉及到信号完整性设计领域，尤其涉及一种长高速信号线S参数提取方法及系统。

背景技术

PCB长高速信号线的S参数可以评定该部分走线的性能。通过对性能的评定，与设计者的预期进行对比，从而确定走线的方案或对方案进行修正。目前，在采用HFSS进行PCB板的长高速信号线的S参数提取时，ANSYS的HPC模块采用多核计算机进行高性能计算仿真时，可对频点采用并行计算的方法，提高仿真效率，减少仿真时间。

但是，HPC模块暂不支持并行划分网格，HPC模块的核心就是最大化利用计算机的性能，并行计算各频点，故硬件要求高。因而采用HPC模块无法减少网格划分所需的时间，同时对频点仿真时的并行计算，对计算机的性能要求较高，即需要计算机CPU为16核以上。

因此如何能够能够缩短长高速信号线S参数提取所需时间，降低仿真计算对硬件的要求成为本领域技术人员亟需解决的问题。

发明内容

本发明要解决的技术问题是，克服现有技术存在的上述缺陷，提供长高速信号线S参数提取方法及系统，能够缩短长高速信号线S参数提取所需时间，降低仿真计算对硬件的要求。

本发明提供的长高速信号线S参数的提取方法，包括一种长高速信号线S参数提取方法，所述方法包括以下步骤：

步骤1：将目标长高速信号线从PCB中转换到HFSS中，并提取目标长高速信号线模型；

步骤2：将模型切割成若干个分段模型，并提取每段模型的S参数；

步骤3：对提取到的分段模型S参数进行数据整合，获得目标模型的S参数。

优选地，所述步骤２中，将模型切割成若干个分段模型，具体为：模型切割点选择在模型走线规则且水平走向的位置。

优选地，所述切割点的切面垂直于模型。

优选地，所述步骤３中，对提取到的分段模型S参数进行数据整合，具体为：按照端口号把每个分段模型连接起来，即切割后第一个模型的接收端作为第二模型的发送端，第二模型的接收端作为第三模型的发送端依次把分割后的若干个分段模型连接起来，首个模型的发送端作为整个链路的发送端，最后模型的接收端作为整个链路的接收端，从而把切割后的S参数连接成一个整体，获得目标长高速信号线的S参数。

本发明还提供一种长高速信号线S参数提取系统，包括模型建立模块、模型分割模块和数据处理模块，其中：

模型建立模块，用于将目标长高速信号线从PCB中转换到HFSS中，并提取目标长高速信号线模型；

模型分割模块，用于将模型切割成若干个分段模型，并提取每段模型的S参数；

数据处理模块，用于对提取到的分段模型S参数进行数据整合，获得目标模型的S参数。

优选地，所述模型分割模块中，将模型切割成若干个分段模型，具体为：模型切割点选择在模型走线规则且水平走向的位置。

优选地，所述切割点的切面垂直于模型。

优选地，所述数据处理模块中对提取到的分段模型S参数进行数据整合，具体为：按照端口号把每个分段模型连接起来，即切割后第一个模型的接收端作为第二模型的发送端，第二模型的接收端作为第三模型的发送端依次把分割后的若干个分段模型连接起来，首个模型的发送端作为整个链路的发送端，最后模型的接收端作为整个链路的接收端，从而把切割后的S参数连接成一个整体，获得目标长高速信号线的S参数。

本发明提供一种长高速信号线S参数提取方法及系统，从模型的角度进行简化，提高仿真速度。分段切割模型后，单个模型的网格数目减少，单个模型的计算时间减少，且多个模型可以同时进行，从而大幅度提高仿真速度；同时单个模型的网格数目减少，进行有限元计算时所需的内存与CPU性能的要求降低，从而降低复杂模型的仿真对硬件的要求。

附图说明

图1为本发明提供的一种长高速信号线S参数提取方法的流程图；

图2为本发明提供的一种实施例的PCB图；

图3为本发明提供的HFSS中一种长高速信号线的模型示意图；

图4为图2提供的原始目标长高速信号线模型与分割后分段模型在ADS软件中对比图

图5为图2提供的原始目标长高速信号线模型与分割后分段模型差分S参数对比图；

图6为本发明提供的一种长高速信号线S参数的提取系统结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明的技术方案，下面结合附图对本发明作进一步的详细说明。