[发明专利]GIP电路及其驱动方法和平板显示装置

权利要求书

1.一种GIP电路，其特征在于，包括：多个依次连接的驱动单元，每个驱动单元分别与驱动控制线、第一栅极线、第二栅极线、第一时钟信号线以及第二时钟信号线连接；

所述驱动单元为8T2C型结构，包括：第一晶体管至第八晶体管、第一电容以及第二电容；其中，所述第一晶体管连接在驱动控制线与第一节点之间，其栅极连接到第一时钟信号线；所述第二晶体管连接在第一时钟信号线与第三节点之间，其栅极连接到第一节点；所述第三晶体管连接在第二时钟信号线与第四节点之间，其栅极连接到第三节点；所述第四晶体管连接在第二节点与第四节点之间，其栅极连接到第二时钟信号线；所述第五晶体管连接在第三节点与第二栅极线之间，其栅极连接到第一时钟信号线；所述第六晶体管连接在第一栅极线与第二节点之间，其栅极连接到第一节点；所述第七晶体管连接在第一栅极线与输出端之间，其栅极连接到第二节点；所述第八晶体管连接在第二栅极线与输出端之间，其栅极连接到第一节点；所述第一电容连接在第三节点与第四节点之间；所述第二电容连接在第一节点与输出端之间；且所述驱动控制线提供的控制信号由高电平变为低电平时，所述输出端能保持一段时间的高电平。

2.如权利要求1所述的GIP电路，其特征在于，所述第一晶体管至第八晶体管均为P型薄膜晶体管。

3.如权利要求1所述的GIP电路，其特征在于，所述第一晶体管和第五晶体管的导通和截止均由所述第一时钟信号线提供的第一时钟信号控制，所述第四晶体管的导通和截止由所述第二时钟信号线提供的第二时钟信号控制，所述第二晶体管和第六晶体管的导通和截止均由所述第一节点的电位控制，所述第三晶体管的导通和截止由所述第三节点的电位控制。

4.如权利要求1所述的GIP电路，其特征在于，所述第八晶体管的导通和截止由所述第一节点的电位控制，所述第七晶体管的导通和截止由所述第二节点的电位控制。

5.如权利要求1所述的GIP电路，其特征在于，所述第一栅极线提供的信号为高电平，第二栅极线提供的信号为低电平。

6.一种如权利要求1至5中任一项所述的GIP电路的驱动方法，其特征在于，包括：

扫描周期包括第一时间段、第二时间段、第三时间段、第四时间段以及第五时间段；其中，

在第一时间段，第一时钟信号线提供的第一时钟信号由高电平变为低电平，第二时钟信号线提供的第二时钟信号为高电平，驱动控制线提供的控制信号为高电平，第一节点由低电平变为高电平，第二节点保持为高电平，关闭第七晶体管和第八晶体管，使得输出端输出低电平；

在第二时间段，第一时钟信号线提供的第一时钟信号保持高电平，第二时钟信号线提供的第二时钟信号由高电平变为低电平，驱动控制线提供的控制信号保持高电平，第一节点保持高电平，第二节点由高电平变为低电平，打开第七晶体管，使得输出端输出高电平；

在第三时间段，第一时钟信号线提供的第一时钟信号由高电平变为低电平，第二时钟信号线提供的第二时钟信号保持高电平，驱动控制线提供的控制信号保持高电平，拉高第一节点的电位，第二节点保持低电平，使得输出端保持高电平；

在第四时间段，第一时钟信号线提供的第一时钟信号保持高电平，第二时钟信号线提供的第二时钟信号由高电平变为低电平，驱动控制线提供的控制信号由高电平变为低电平，第一节点保持高电平，第二节点保持低电平，使得输出端保持高电平；以及

在第五时间段，第一时钟信号线提供的第一时钟信号由高电平变为低电平，第二时钟信号线提供的第二时钟信号保持高电平，驱动控制线提供的控制信号保持低电平，第一节点由高电平变为低电平，第二节点由低电平变为高电平，打开第八晶体管，使得输出端输出低电平。

7.如权利要求6所述的GIP电路的驱动方法，其特征在于，在所述第一时间段、第二时间段、第三时间段、第四时间段以及第五时间段，第一栅极线提供的信号保持高电平，第二栅极线提供的信号保持低电平。

8.一种平板显示装置，其特征在于，包括：如权利要求1至5中任一项所述的GIP电路。