[发明专利]改善高压器件性能随衬底电阻率变化的工艺控制方法

说明书

本发明公开了一种改善高压器件性能随衬底电阻率变化的工艺控制方法，包括如下步骤：步骤1、按照衬底电阻率规格将衬底划分为不同的区间；步骤2、选取不同区间的硅衬底，通过深阱和高压漂移区注入实验，找到相应区间的注入条件；步骤3、在工艺流程中设定深阱和高压漂移区注入条件与衬底电阻率对应关系表，在IC制造过程中，先在线测量衬底的电阻率，在随后的注入步骤按照深阱和高压漂移区注入条件与衬底电阻率对应关系表选取相应的注入条件。本发明能使高压器件随衬底电阻率变化时改善其性能。

技术领域

本发明涉及半导体集成电路领域，特别是涉及一种改善高压器件性能随衬底电阻率变化的工艺控制方法。

背景技术

目前，半导体制造技术中常用的LDMOS(横向扩散金属氧化物半导体)结构如图2所示。其中，1为硅衬底，2为场氧化层(STI或LOCOS)，3为多晶硅栅极，4为深阱注入区，5为高压漂移注入区，6为体注入区，7为源漏注入区，8为体引出注入区。

深阱注入区和高压漂移注入区的净掺杂浓度决定了器件的击穿电压，漂移区串联电阻等器件特性。

衬底电阻率变化对于深阱和高压漂移区净掺杂浓度会产生影响，引起器件性能波动。

发明内容

本发明要解决的技术问题是提供一种改善高压器件性能随衬底电阻率变化的工艺控制方法，能使高压器件随衬底电阻率变化时改善其性能。

为解决上述技术问题，本发明的改善高压器件性能随衬底电阻率变化的工艺控制方法，包括如下步骤：

步骤1、按照衬底电阻率规格将衬底划分为不同的区间；

步骤2、选取不同档位的硅衬底，通过深阱和高压漂移区注入实验，找到相应区间的注入条件；

步骤3、在工艺流程中设定深阱和高压漂移区注入条件与衬底电阻率对应关系表，在IC(集成电路)制造过程中，先在线测量衬底的电阻率，在随后的注入步骤按照深阱和高压漂移区注入条件与衬底电阻率对应关系表选取相应的注入条件；

根据不同器件的工艺敏感程度，增加或减少所述区间。

采用本发明的方法所具有的有益效果是：对于高压器件衬底的杂质浓度与深阱和高压漂移区掺杂浓度可以比拟，电阻率变化对于深阱和高压漂移区净掺杂浓度会产生影响，引起器件空间电荷区电场分布发生变化，从而影响器件的击穿电压和漂移区串联电阻。

根据硅衬底的电阻率改变深阱和高压漂移区净掺杂浓度，保持相应区域的净掺杂浓度不变，可以保持高压器件的空间电荷区电场分布。提高高压器件的工艺稳定性。同时利用本发明的方法能够提高可以使用的衬底电阻率范围，减少晶片的采购成本。比如原来可以采用的衬底电阻率范围是中心值加减10％，通过本发明的方法可以扩展到加减30％；可以使用的衬底范围增加了2倍。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是所述改善高压器件性能随衬底电阻率变化的工艺控制方法流程图；

图2是现有LDMOS器件结构图；

图3是80V高压器件击穿电压随电阻率变化关系图。

具体实施方式

结合图1所示，所述改善高压器件性能随衬底电阻率变化的工艺控制方法在下面的实施例中，包括如下步骤：

步骤1、按照衬底电阻率规格将衬底划分为不同的区间，比如电阻率为14～24ohm.cm的衬底可以划分为14～16，16～18，18～20，20～22，22～24共5个区间。根据不同器件的工艺敏感程度，可以增加或减少区间。