[发明专利]一种像素驱动电路及其制备方法

说明书

本发明提供的一种像素驱动电路，包括基板，形成在基板上的TFT层和像素存储电容，所述的TFT层包括第一TFT层和第二TFT层，所述第一TFT层和第二TFT层之间设有隔离层，所述隔离层中设有若干贯穿所述隔离层的第一互连通孔，所述第一互连通孔内设有导电材料使所述第一TFT层和第二TFT层实现电气连接；所述的像素存储电容形成在所述第二TFT层远离所述隔离层的一侧,并通过设置第三互连通孔使像素电容与第二TFT层实现电气连接。三层结构叠加设置布局，可以针对开关TFT和驱动TFT对特性不同的需求，将开关TFT和驱动TFT分别制备，同时可以有效减少像素电路的版图面积。

技术领域

本发明涉及一种有机电致发光器件的驱动领域，具体涉及一种像素驱动电路及其制备方法。

背景技术

目前，像素驱动电路的制作方法是在玻璃基板上采用化学气相沉积一层非晶硅，然后通过激光晶化形成多晶硅，然后依次沉积栅绝缘层和栅极层以形成晶体管(TFT)结构。像素驱动电路一般由开关TFT和驱动TFT两种构成，开关TFT和驱动TFT对特性参数有不同的要求，例如开关TFT需求更高的迁移率和更快的导通速度，而驱动TFT一般不需要很高迁移率但需要较大的亚阈值斜率。

现有的像素驱动电路结构如图6所示，包括1为源漏极，2为驱动TFT沟道，3为开关TFT沟道，4为栅极层，5为电容上极板，6为互连线层，7栅介质层，8为电容介质层，9为层间介质层，该像素驱动电路中的所有TFT均在同一层构建，而因此很难对开关TFT和驱动TFT特性分别控制，只能对TFT参数取折中考虑，但随着PPI的提高或显示屏尺寸的增大将无法满足需要。另一方面，由于折中考虑将驱动TFT设定为长沟道TFT，版图设计上需要较大的空间，因此对于提高PPI可能要升级至更高精度的工艺设备。

发明内容

为此，本发明所要解决的是现有驱动电路中所有TFT均在同一层构建导致其特性降低问题，本发明提供一种像素驱动电路，其包括叠加设置的第一TFT层、第二TFT层和像素电容，三层结构叠加设置布局，可以针对开关TFT和驱动TFT对特性不同的需求，将开关TFT和驱动TFT分别制备，同时可以有效减少像素电路的版图面积。

为解决上述技术问题，本发明采用的技术方案如下：

一种像素驱动电路，包括基板，形成在基板上的TFT层和像素存储电容，所述的TFT层包括第一TFT层和第二TFT层，所述第一TFT层和第二TFT层之间设有隔离层，所述隔离层中设有若干贯穿所述隔离层的第一互连通孔，所述第一互连通孔内设有导电材料使所述第一TFT层和第二TFT层实现电气连接；

所述的像素存储电容形成在所述第二TFT层远离所述隔离层的一侧,并通过设置第三互连通孔使像素电容与第二TFT层实现电气连接。

具体地，所述第一TFT层包括：

第一半导体层：设置在所述基板上，包括第一源漏极和第一沟道区；

第一栅介质层，设置在所述基板上，覆盖所述第一半导体层；

第一栅极层，设置在所述第一栅介质层上；

层间介质层：设置在所述第一栅介质层上，覆盖所述栅极层；

所述第二TFT层包括：

第二半导体层：设置在所述层间介质层上，包括第二沟道区和第二源漏极；

第二栅介质层，设置在所述层间介质层上，覆盖所述第二半导体层；

第二栅极层，设置在所述第二栅介质层上；

所述第一栅介质层、层间介质层和第二栅介质层构成所述隔离层，贯穿所述隔离层的第一互连通孔内设有导电材料使所述第一TFT层和第二TFT层实现电气连接。