[发明专利]一种基于FPGA的频率测量装置

权利要求书

1.一种基于FPGA的频率测量装置，其特征在于，包括整形电路、第一测频模块、第二测频模块、第一脉冲测量模块、异或门、与异或门输出端相连接的第二脉冲测量模块及MCU，所述第一测频模块、第二测频模块、第一脉冲测量模块、异或门、与异或门输出端相连接的第二脉冲测量模块及MCU均设置在FPGA的内部；

所述第一测频模块与整形电路输出端相连接，所述第一测频模块、第二测频模块、第一脉冲测量模块和第二脉冲测量模块的输出端均与MCU的输入端相连接；

待测正弦波信号，经过所述整形电路触发整形，形成同频率方波信号，并进入所述第一测频模块，从而测得待测正弦波的频率；

待测第一矩形波信号分成三路信号，分别进入所述第二测频模块、第一脉冲测量模块和异或门；进入所述第二测频模块时，用于测量第一矩形波信号的待测信号频率f及待测信号周期T，进入所述第一脉冲测量模块时用于测量第一矩形波信号的占空比；

待测第二矩形波信号与待测第一矩形波信号的一路分信号进入所述异或门，用于测量待测第一矩形波信号与待测第二矩形波信号的时间间隔，并结合第二测频模块测得的待测信号频率f，即可计算出待测第一矩形波信号与待测第二矩形波信号的相位差，其中，所述待测第二矩形波信号的频率与待测第一矩形波信号的频率相同。

2.根据权利要求1所述的基于FPGA的频率测量装置，其特征在于，所述整形电路具体采用的是TLV3501整形电路。

3.根据权利要求2所述的基于FPGA的频率测量装置，其特征在于，所述TLV3501整形电路包括滞回比较器电路，所述滞回比较器电路的供电方式为+5V单电压供电，其窗口电压为

4.根据权利要求1所述的基于FPGA的频率测量装置，其特征在于，所述第一测频模块及第二测频模块均包括D触发器和带使能端ENA的第一计数器及第二计数器；所述D触发器的q端连接到第一计数器及第二计数器的使能端ENA上，所述D触发器的d端连接闸门信号，clk端连接待测信号；根据D触发器的输出特性可知，在闸门信号拉高后，待测信号的第一个上升沿到来时，q端才开始输出高电平，使能第一计数器、第二计数器；所述第一计数器、第二计数器开始工作后，在闸门时间内同时对待测信号和时钟信号进行计数，时钟信号计数值N₁除以待测信号计数值N₂乘上时钟周期T_时钟即为待测信号周期T，对待测信号周期T求倒数即为待测信号的频率f。

5.根据权利要求1所述的基于FPGA的频率测量装置，其特征在于，所述第一脉冲测量模块及第二脉冲测量模块均包括D触发器、带使能端ENA及ENB的第三计数器和带使能端ENA的第二计数器；所述D触发器的q端连接到第一计数器及第二计数器的使能端ENA上，所述D触发器的d端连接闸门信号，clk端连接待测信号，待测信号还与第三计数器的使能端ENB相连接，使得第三计数器必须在待测信号处于高电平的情况下才能正常工作，从而可以测量待测信号的脉冲宽度；第三计数器及第四计数器开始工作后，在闸门时间内同时对待测信号和时钟信号进行计数，时钟信号计数值N₃除以待测信号计数值N₄乘上时钟周期T_时钟即为待测信号脉冲宽度T_脉冲宽度；将待测信号脉冲宽度T_脉冲宽度除以待测信号周期T再乘以100％即为矩形波信号的占空比。

6.根据权利要求1所述的基于FPGA的频率测量装置，其特征在于，测量待测第一矩形波信号与待测第二矩形波信号的时间间隔和相位差时，待测第一矩形波信号分成两路，一路直接进入第二测频模块，得到待测信号的频率f，另一路和第二矩形波信号进入异或门，所述异或门连接到第二脉冲测量模块，测到正脉冲周期宽度T_{异或正脉冲}，T_{异或正脉冲}即为待测第一矩形波信号与待测第二矩形波信号的时间间隔，将时间间隔乘以第二测频模块测得的待测信号频率f再乘以360°即可求到两路信号的相位差。