[发明专利]半导体元件及其制造方法

说明书

技术领域

本发明涉及一种半导体元件及其制造方法，且特别是涉及一种具有肋条结构的半导体元件及其制造方法。

背景技术

扇出晶片等级封装(Fan-out Wafer level Package,FOWLP)为近年全球封装大厂投入大量资源开发的主轴技术。然而，此封装常面临模封后晶片(molded wafer)管芯移位(die shift)和翘曲变形(warpage)的问题。较大的管芯位移会影响重布层(redistribution layer,RDL)在产量制作工艺中与管芯上的电极(die pad)的对位。此外，进行封装时的各种设备，如进行光蚀刻图案钝化层或光致抗蚀剂制作工艺、溅射金属沉积制作工艺等使用的设备，无法接受模封晶片翘曲得太严重。

因此，如何提升模封后晶片的整体抗弯曲强度，以降低不同热膨胀系数(coefficient of thermal expansion,CTE)的材料，在制作工艺中收缩程度不同所引发的变形，改善扇出晶片等级封装制作工艺中管芯移位和翘曲变形的问题，为本领域的重要课题。

发明内容

本发明的目的在于提供一种半导体元件及其制造方法，通过在半导体元件中增加肋条结构(rib structure)，能有效降低不同热膨胀系数的材料，在制作工艺中收缩程度不同所引发的变形，进而改善扇出晶片等级封装制作工艺中管芯移位和翘曲变形的问题。

根据本发明，提出一种半导体元件，包括至少一第一管芯、一肋条结构以及一封胶层。肋条结构围绕此至少一第一管芯，且肋条结构由一第一材料所形成。封胶层覆盖此至少一第一管芯，且封胶层由一第二材料所形成。第一材料的杨氏模数大于第二材料的杨氏模数。

根据本发明，提出一种半导体堆叠结构，包括多个半导体元件，半导体 元件彼此上下堆叠，且每个半导体元件包括至少一第一管芯、一肋条结构、一封胶层、一重布层以及多个锡球。肋条结构围绕此至少一第一管芯，且肋条结构由一第一材料所形成。封胶层覆盖此至少一第一管芯，且封胶层由一第二材料所形成。重布层电连接此至少一第一管芯。锡球电连接重布层。第一材料的杨氏模数大于第二材料的杨氏模数，且此些半导体元件通过肋条结构、重布层及锡球彼此电连接。

根据本发明，提出一种半导体元件的制造方法，包括以下步骤。形成一第一粘胶层于一载体上。形成一肋条结构与至少一第一管芯于第一粘胶层上，肋条结构围绕此至少一第一管芯。填充一封胶层于此至少一第一管芯上，且封胶层填满此至少一第一管芯与肋条结构之间的空隙。硬化封胶层。移除第一粘胶层与载体。形成一重布层与多个锡球电连接于此至少一第一管芯。肋条结构由一第一材料所形成，封胶层由一第二材料所形成，且第一材料的杨氏模数大于第二材料的杨氏模数。

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附的附图，作详细说明如下：

附图说明

图1A为本发明一实施例的半导体元件的剖面示意图；

图1B为本发明另一实施例的半导体元件的剖面示意图；

图1C为本发明一实施例的半导体元件的部分俯视图；

图2A为本发明另一实施例的半导体元件的剖面示意图；

图2B为本发明另一实施例的半导体元件的部分俯视图；

图3为本发明一实施例的肋条结构的剖面示意图；

图4为本发明实施例的半导体堆叠结构的示意图；

图5为本发明又一实施例的半导体元件的部分俯视图；

图6A至图6H为本发明的半导体元件的一制造实施例的示意图；

图7A-1至图7F为本发明的半导体元件的另一制造实施例的示意图；

图8A至图8H为本发明的半导体元件的一制造实施例的示意图；

图9A-1至图9H为本发明的半导体元件的另一制造实施例的示意图；

图10为本发明另一实施例的半导体元件的剖面示意图。

符号说明

100、100’、101、102、103、104：半导体元件

10、10’：介电层

11、11’：第一介电层

12、12’：第二介电层

21：第一管芯

22：第二管芯

23：第三管芯

30、31、31’：肋条结构

301：肋条结构的顶表面

30-1：第一肋条

30-2：第二肋条

311、402：贯孔

312：导电材料