[发明专利]一种相似器电路

说明书

本申请公开了一种相似器电路。该电路拓扑结构的下方是单只MOS管放大电路，上方是负载计算的同或逻辑电路，总共应用5只MOS管组成，其结构简单。该相似器主要依赖依据近零阈值NMOS管共栅放大的压控电流指数响应特性，可以较大地缩小MOS管的超大宽长比以及降低供电电压等级，从而用于处理识别人的皮层脑电信号。

技术领域

本申请涉及电子电路设计领域，更具体地说，涉及一种相似器电路。

背景技术

近年来，随着微型智能探头的急需，超低电压微电子学备受青睐。相似器(Similaritor)作为模拟电路大家族的新型模块，其拓扑结构的下方是单只MOS管放大电路，上方是负载计算的同或逻辑电路，结构简洁。

相似器用于实现计算两输入模拟信号a和b的(a·b)/(a+b)运算，即乘法、除法、加法的联算，通常需要的乘、除和加的单个模块都是相对复杂的，供电电压一般也是大于1V的。由于当前的信号处理器的供电电压的等级较高，因而不能用于处理识别人的皮层脑电信号。

发明内容

有鉴于此，本申请提供一种相似器电路，以在超低供电电压下实现两输入模拟信号的运算，从而用于处理识别人的皮层脑电信号。

为了实现上述目的，现提出的方案如下：

一种相似器电路，包括：第一NOMS管、第二NMOS管、第三NOMS管、第一PMOS管以及第二PMOS管；

所述第一NMOS管、第二NMOS管、第三NOMS管、第一PMOS管以及第二PMOS管均为大宽长比的近零阈值MOS管；

其中，所述第一NMOS管的衬底与源极串联后与地短接相连，栅极与供电电压端相连；

所述第一NMOS管的漏极、所述第二NMOS管的衬底和源极，所述第一PMOS管的漏极，以及所述第二PMOS管的衬底与源极中任意两个接线端均相连；

所述第一PMOS管的衬底和源极串联后与供电电压端相连，所述第一PMOS管的栅极与所述第二NMOS管的栅极相连，且公共端作为第一信号输入端；

第三NMOS管的衬底和源极串联后与所述第一信号输入端相连；

所述第三NMOS管的栅极和所述第二PMOS管栅极相连，且公共端作为第二信号输入端，所述第二NMOS管的漏极与所述第二信号输入端相连；

所述第三NMOS管的漏极与所述第二PMOS管的漏极相连，且公共端作为信号输出端。

优选的，还包括：一端与所述信号输出端相连，另一端接地的负载电阻。

优选的，所述第一NMOS管、所述第二NMOS管以及所述第三NMOS管的宽长比为500μm/180nm；

所述第一PMOS管和所述第二PMOS管的宽长比为1mm/180nm。

优选的，所述负载电阻的阻值为20kΩ～1MΩ。

一种相似电路，包括：第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管以及第二PMOS管；

其中，所述第一NMOS管的衬底和源极串联后与地短接相连，栅极与供电电压端相连；

所述第一NMOS管的漏极、所述第二NMOS管的源极、所述第一PMOS管的漏极以及所述第二PMOS管的源极中任意两个接线端相连均相连；

所述第一PMOS管的衬底与所述第二NMOS管的栅极相连，且公共端作为第一信号输入端，所述第一信号输入端与所述第三NMOS管的漏极相连；

所述第二NMOS管的漏极与所述第三NMOS管的栅极相连，且公共端作为第二信号输入端，所述第二信号输入端与所述第二PMOS管的衬底相连；