[发明专利]程序存储器的控制方法、控制装置及其处理器系统

说明书

公开了程序存储器的控制方法、控制装置及其处理器系统。所述程序存储器控制装置，包括：第一端口，用于与处理器相连；第二端口，用于与高速缓冲存储器相连；以及第三端口，用于与接口控制器相连，其中，所述程序存储器控制装置提供控制信号的路由功能，使得第二端口与第三端口之间的第一控制信号路径、或者第一端口与第三端口之间的第二控制信号路径连通。该控制方法使得处理器系统的程序存储器接口能够实现可编程控制，从而实现程序存储器的在线升级和数据存储器的扩展。

技术领域

本发明属于计算机技术，更具体地，涉及程序存储器的控制方法、控制装置及其处理器系统。

背景技术

在处理器系统中，程序存储器用于保存应用程序代码(指令)，同时还可以用于保存程序执行时用到的数据(例如操作数、查找表信息)。对于那些只有一个程序存储器的处理器系统，CPU往往会有指令缓存。当所需指令不在缓存中时就要读取程序存储器上的指令。所以，当处理器系统程序运行起来时，CPU和程序存储器的接口不断地进行通信。此时程序存储器接口的控制权是交给CPU的，因此无法对程序存储器进行可编程的读写操作。

图1示出根据现有技术的处理器系统的示意性框图。处理器系统包括片上系统(SoC)100和程序存储器200。片上系统100包括中央处理器(CPU)101、高速缓冲存储器(CACHE)102和接口控制器103。尽管未在图中示出，片上系统100还可以包括内存(RAM)。接口控制器103负责控制程序存储器200，将程序存储器200的一部分数据自动调入高速缓冲存储器102中。CPU的指令和操作数或者通过高速缓冲存储器102来获得，或者经由接口控制器103从程序存储器200来获得。

在工作状态下，中央处理器101根据当前指令和操作数内容，从程序存储器200的下一个目标地址获取新的指令和操作数，反复执行上述操作。因此，在工作状态下CPU独占程序存储器200的接口。

由于该处理器架构的限制，使得在实现某些应用时显不方便。例如，在程序升级时，就要使用外部调试设备先让系统进入调试模式，再进行程序升级，或者需要将程序存储器件从电路板上焊下，烧录好新程序后，再将程序存储器件焊上机器。

然而，期望能够在工作状态下，通过外设设备(比如内置升级文件的U盘)与系统通信来完成程序的升级。

发明内容

本发明的目的在于提供一种可以在工作状态下对程序存储器进行外部操作的程序存储器的控制方法、控制装置及其处理器系统。

根据本发明的一方面，提供一种程序存储器控制装置，包括：第一端口，用于与处理器相连；第二端口，用于与高速缓冲存储器相连；以及第三端口，用于与接口控制器相连，其中，所述程序存储器控制装置提供控制信号的路由功能，使得第二端口与第三端口之间的第一控制信号路径、或者第一端口与第三端口之间的第二控制信号路径连通。

优选地，所述第三端口包括第三控制端口和第三数据端口，所述程序存储器控制装置还包括：控制寄存器，分别经由第一端口与处理器相连，以及经由第三数据端口与接口控制器相连；以及选择器，分别经由第二端口与高速缓冲存储器相连，经由内部的第四端口与控制寄存器相连，以及经由第三控制端口与接口控制器相连，其中，所述选择器还包括选择端口，所述控制寄存器向所述选择器的选择端口提供选择信号，使得第二端口和第四端口之一与第三控制端口连通，从而选择第一控制信号路径和第二控制信号路径之一。