[发明专利]用于数据重传的系统

说明书

本发明提出了一种用于数据重传的系统，该系统包括：FPGA芯片以及与FPGA芯片相连的PCIx总线；其中，FPGA芯片用于将数据发送至PCIx总线；PCIx总线用于接收数据，并将数据发送至目标设备；PCIx总线进一步用于在数据发送失败的情况下，向FPGA芯片发送重传信号；以及，FPGA芯片进一步用于根据接收的重传信号将数据重新发送至PCIx总线。通过本发明的技术方案，能够在消除对读写指针的维护的同时避免组合逻辑造成的时序问题，从而提高了数据重传的稳定性以及可靠性。

技术领域

本发明涉及电子技术领域，具体来说，涉及一种用于数据重传的系统。

背景技术

DMA是指一种高速的数据传输操作，允许在外部设备和存储器之间直接读写数据，既不通过CPU，也不需要CPU干预。整个数据传输操作在一个称为DMA控制器的控制下进行的。CPU除了在数据传输开始和结束时做一些处理外，在传输过程中CPU可以进行其他的工作。这样，在大部分时间里，CPU和输入输出都处于并行操作。因此，使整个计算机系统的效率大大提高。

但是当目标设备无法完成当前数据传输的时候，会发送重传指令到主设备，这时候，由于当前数据没有传输成功，主设备需要重新将未完成的数据进行重新传送，这样一来就需要主设备对发送出去的数据进行缓存，来应对重传时候的情况。

当前解决此问题的方法现在使用RAM进行数据的缓存，在不覆盖当前数据的前提下，可以多次任意的重传，但是此方法首先需要对RAM的读写指针进行维护，其次在一些特殊情况下会造成时序问题，比如在使用国产的FPGA开发环境下，PCIx时钟频率达到133M，对于国产FPGA频率已经很高，根据PCIx接口时序要求，当M_DATA_NXT到来的时候需要将数据在当前周期放到数据总线上，然而RAM有一个周期的延时，这样就会不可避免的出现64bit数据的组合逻辑，造成时序非常紧张。

针对相关技术中由于传输失败，所以读指针需要根据当前状态进行指针的加减，造成维护困难；以及由于在国产FPGA开发环境下，组合逻辑造成的时序问题更加严重，会导致出现不可预知的错误的问题，目前尚未提出有效的解决方案。

发明内容

针对相关技术中的问题，本发明提出一种用于数据重传的系统，能够消除对读写指针的维护的同时避免组合逻辑造成的时序问题，从而提高了数据重传的稳定性以及可靠性。

本发明的技术方案是这样实现的：

根据本发明的一个方面，提供了一种数据重传的系统。

该系统包括：

FPGA芯片以及与FPGA芯片相连的PCIx总线；

其中，FPGA芯片用于将数据发送至PCIx总线；

PCIx总线用于接收数据，并将数据发送至目标设备；

PCIx总线进一步用于在数据发送失败的情况下，向FPGA芯片发送重传信号；以及，

FPGA芯片进一步用于根据接收的重传信号将数据重新发送至PCIx总线。

在一个优选的实施例中，FPGA芯片包括：

直接内存存取DMA控制单元；

PCIx核心单元，与DMA控制单元和PCIx总线分别相连。

在一个优选的实施例中，DMA控制单元用于将数据发送至PCIx总线；

DMA控制单元进一步用于接收重传信号，并根据重传信号将数据重新发送至PCIx总线。

在一个优选的实施例中，DMA控制单元进一步用于将数据发送至PCIx核心单元；

PCIx核心单元用于对接收到的数据进行封装处理，并将封装的数据发送至PCIx总线。