[发明专利]十二通道隔离型测速板卡在审
申请号: | 201510962849.1 | 申请日: | 2015-12-17 |
公开(公告)号: | CN105527896A | 公开(公告)日: | 2016-04-27 |
发明(设计)人: | 周多道;胡孝华;温新富;章道军 | 申请(专利权)人: | 滁州市博创电气有限公司 |
主分类号: | G05B19/042 | 分类号: | G05B19/042 |
代理公司: | 安徽信拓律师事务所 34117 | 代理人: | 吴奇 |
地址: | 239000 *** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 十二 通道 隔离 测速 板卡 | ||
技术领域:
本发明涉及一种十二通道隔离型测速板卡。
背景技术:
目前工控领域里使用的多通道隔离型计数板卡仅计数或定时作用,对外部输入信号也没有有源滤波,信号上叠加的毛刺容易误触发。本板卡对每个通道输入信号有源低通滤波并光电隔离,精确地测量每个输入方波信号的宽度。
发明内容:
本发明所要解决的技术问题在于克服现有技术的缺陷,提供实时检测每个通道方波信号的宽度,并实时申请中断的十二通道隔离型测速板卡。
本发明所要解决的技术问题采用以下技术方案来实现。
十二通道隔离型测速板卡,其特征在于:
该板卡采用XILINXXC95144XL-PQ100CPLD可编程逻辑器件,片选译码、逻辑运算全部编程在芯片内;来自计算机内部总线的地址线、数据线及控制线接入CPLD,地址线A4~9经译码选通板卡,每个脉冲经有源滤波、光电隔离去除毛刺等信号干扰,脉冲信号经CPLD的双窄脉冲闭锁电路,一旦闭锁由软件自复位,软件设定8253每个通道的计数或定时工作方式,实现相应的功能,每个通道都可以设置事件到中断,中断服务程序读取每个通道状态,响应相应中断,执行预设的动作,处理完成后回到断点继续运行;
8253有6种可供选择的工作方式,以完成定时、计数等多种功能:
方式0:计数结束则中断
工作方式0被称为计数结束中断方式,当任一通道被定义为工作方式0时,OUTi输出为低电平;若门控信号GATE为高电平,当CPU利用输出指令向该通道写入计数值使WR#有效时,OUT仍保持低电平,之后的下一时钟周期下降沿计数器开始减“1”计数,直到计数值为“0”,此刻OUT将输出由低电平向高电平跳变,可用它向CPU发出中断请求,OUT端输出的高电平一直维持到下次再写入计数值为止;
在工作方式0情况下,门控信号GATE用来控制减“1”计数操作是否进行。当GATE=1时,允许减“1”计数;GATE=0时,禁止减“1”计数;计数值将保持GATE有效时的数值不变,待GATE重新有效后,减“1”计数继续进行;
显然,利用工作方式0既可完成计数功能,也可完成定时功能,当用作计数器时,应将要求计数的次数预置到计数器中,将要求计数的事件以脉冲方式从CLK端输入,由它对计数器进行减“1”计数,直到计数值为0,此刻OUTi输出正跳变,表示计数次数到。当用作定时器时,应把根据要求定时的时间和CLKi的周期计算出定时系数,预置到计数器中,从CLK,输入的应是一定频率的时钟脉冲,由它对计数器进行减“1”计数,定时时间从写入计数值开始,到计数值计到“0”为止,这时OUTi输出正跳变,表示定时时间到;
其中任一通道工作在方式0情况下,计数器初值一次有效,经过一次计数或定时后如果需要继续完成计数或定时功能,必须重新写入计数器的初值。
方式1:单脉冲发生器
工作方式1被称作可编程单脉冲发生器。进入这种工作方式,CPU装入计数值n后OUT输出高电平,不管此时的GATE输入是高电平还是低电平,都不开始减“1”计数,必须等到GATE由低电平向高电平跳变形成一个上升沿后,计数过程才会开始,与此同时,OUT输出由高电平向低电平跳变,形成了输出单脉冲的前沿,待计数值计到“0”,OUT输出由低电平向高电平跳变,形成输出单脉冲的后沿,因此,由方式l所能输出单脉冲的宽度为CLK周期的n倍;
如果在减“1”计数过程中,GATE由高电平跳变为低电乎,这并不影响计数过程,仍继续计数;但若重新遇到GATE的上升沿,则从初值开始重新计数,其效果会使输出的单脉冲加宽;
其中计数值也是一次有效,每输入一次计数值,只产生一个负极性单脉冲;
方式2:速率波发生器
工作方式2被称作速率波发生器,进入这种工作方式,OUT输出高电平,装入计数值n后如果GATE为高电平,则立即开始计数,OUT保持为高电平不变;待计数值减到“1”和“0”之间,OUT将输出宽度为一个CLK周期的负脉冲,计数值为“0”时,自动重新装入计数初值n,实现循环计数,OUT将输出一定频率的负脉冲序列,其脉冲宽度固定为一个CLK周期,重复周期为CLK周期的n倍;
如果在减“1”计数过程中,GATE变为无效(输入0电平),则暂停减“1”计数,待GATE恢复有效后,从初值n开始重新计数;这样会改变输出脉冲的速率;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于滁州市博创电气有限公司,未经滁州市博创电气有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510962849.1/2.html,转载请声明来源钻瓜专利网。
- 上一篇:脉冲采样接口系统
- 下一篇:一种基于触发频率的控制界面生成系统及方法