[发明专利]一种基于双采样率的数据采集存储系统及方法

说明书

本发明公开了一种基于双采样率的数据采集存储系统及方法，高采样率数据流经过数据抽取逻辑模块转化为低采样率数据，高采样率数据和低采样率数据流同时接入至存储选择逻辑模块而后经由该逻辑选择其一为待存储数据传输至存储控制逻辑模块，存储控制逻辑模块将待存储数据存储入数据存储器中完成双采样率存储；采用本发明的系统和方法可以在尽可能长地延长采样时间的同时仍能保持对所关注细节的高时间分辨率，能够平衡采样时间和采样率之间的矛盾；高、低两种采样率可以根据用户实际需求设置，采样率的切换由用户设置的触发条件决定，自动切换，使得该系统使用方便。

技术领域

本发明涉及数字采集领域，尤其涉及一种基于双采样率的数据采集存储系统及方法。

背景技术

数据采集系统通常由前端调理电路、模/数转换电路、数字逻辑控制电路和数据存储器组成。调理电路负责将输入信号调整到适合模/数电路接收的范围，模/数电路负责将输入的模拟信号进行数字化，数字逻辑控制电路负责接收模/数电路输出的数字信号并控制数据存储器将这些信号根据当前系统需求进行存储。

对于上述数据采集系统，采样率和数据存储深度是非常重要的指标。采样率指数据采集系统单位时间内对信号进行采样(模数转换)的次数(其单位通常为Sa/s或SPS)，决定着对模拟信号进行数字化离散的密度(即时间分辨率)。存储深度指数据采集系统所能存储的最大采样点容量，在普通恒定采样率存储的情况下决定了能够存储的波形时间长度。

在传统的数据采集系统中，仅能够根据使用者设定的恒定采样速率，将转换后的数字量数据按照一定顺序组合存储至存储器中。这种存储方式的好处是结构简单、易于实现、逻辑资源需求低、存储带宽要求低，但其缺点为由于采样系统的存储空间是固定的，如果系统工作在高采样速率则存储空间将很快溢出，采样时间较短，但可以获得较高的时间分辨率，如果工作在低采样速率下，虽然存储的采样时间延长了但由于降低了采样率，又不能获得某些想要观察的波形异常处的细节(因为采样率制约)。总之，由于采集系统存储深度的制约，对于传统的恒定采样率数据存储方式存在着采样时间和采样率的矛盾关系，两者不能同时提高。

如何在采集系统存储深度有限的前提下，兼顾采样率和存储时间是目前数据采集系统需要解决的问题。

发明内容

有鉴于此，本发明提供了一种基于双采样率的数据采集存储系统及方法，以平衡采集系统在采样时间和采样率之间的矛盾，提高数据采集系统性能。

本发明的一种基于双采样率的数据采集存储系统，包括前端调理电路、模/数转换电路、数字逻辑控制电路以及数据存储器，其中数字逻辑控制电路又包括数据抽取逻辑模块、存储选择逻辑模块、存储控制逻辑模块以及主控逻辑模块；

所述前端调理电路接受外部输入的模拟信号，经过预处理后送至模/数转换电路转换为数字信号，并定义为高采样率数据；

所述数字抽取逻辑模块根据用户设定的采样率对从模/数转换电路接收的数字信号进行抽取，得到低采样率数据；

所述主控逻辑模块监测用户设置的需要高采样率存储的事件是否发生，如果发生，即生成切换指令，发送至存储选择逻辑模块；同时监测该高采样率存储长度是否满足要求，当满足时，生成停止采集指令，发送至存储选择逻辑模块；

所述存储选择逻辑模块同时接收所述低采样率数据和高采样率数据，并根据从主控逻辑模块接收的指令进行如下操作：当未接收到任何指令时，将所述低采样率数据输出至存储控制逻辑模块；当接收到切换指令时，将所述高采样率数据输出至存储控制逻辑模块；当接收到停止采集指令时，停止向存储控制逻辑模块发送所述高采样率数据，将所述低采样率数据输入至存储控制逻辑模块；

所述存储控制逻辑模块将从存储选择逻辑模块接收到的数据输出至数据储存器进行存储。

本发明的一种基于双采样率的数据采集存储方法，具体步骤如下：