[发明专利]基于FPGA继电器断开时间的测试装置及测试方法

权利要求书

1.一种基于FPGA继电器断开时间的测试装置，其特征在于：包括信号输入单元(1)、FPGA测试单元(2)和显示执行单元(3)；所述信号输入单元(1)包括继电器和反向器；所述FPGA测试单元(2)包括采集功能模块、比较功能模块、计时功能模块和显示功能模块，计时功能模块提供时间基准,可以改变时钟频率50MHz～200MHz；所述显示执行单元(3)包括功能选择按键和计时显示器。

2.一种基于FPGA继电器断开时间的测试方法，包括下列步骤：1)、产品在振动过程中，信号输入单元(1)中的继电器触点断开时为低电平信号，将低电平信号发送给反向器进行反向变为高电平信号后，送给FPGA测试单元(2)中的采集功能模块进行采集，采集功能模块按照计时功能模块开始计时继电器的断开时间和断开次数，时钟频率选为50MHz，即采样时间为20ns，首次断开次数置0，直至继电器触点闭合结束计时；2)、继电器触点闭合时为高电平信号，将高电平信号发送给反向器进行反向变为低电平信号后送给所述FPGA测试单元(2)的采集功能模块，此时采集功能模块不进行采集，采集结束，此时继电器的一次断开时间记录完成；3)、采集功能模块将采集到的继电器断开时间和断开次数实时送给所述比较功能模块，进行累积比较和断开次数计算，比较出最大断开时间，至下一次继电器断开，重新采集计时，如此往复采集比较；4)、振动完成时，按下显示执行单元(3)中的功能选择按键，功能选择按键发送命令给比较功能模块，比较功能模块将最大断开时间和断开次数送给显示功能模块进行处理后，送给所述显示执行单元(3)中的计时显示器进行显示输出。