[发明专利]介质处理装置

说明书

介质处理装置，能够由单一的CPU对多个单元分别搭载的容量相互不同的多个存储器进行访问。纸币再利用装置(1)具有单元(U1、U2’、U3、U4－1～U4－4)、存储器(m1、m2’、m3～m7)、单一的CPU(21)和FPGA(25)。存储器(m1、m3～m7)分别搭载于单元(U1、U3、U4－1～U4－4)，存储器(m2’)搭载于单元(U2’)。存储器(m1、m3～m7)的容量是1k字节，存储器(m2’)的容量是1M字节。CPU(21)经由I2C总线(23)对存储器(m1、m2’、m3～m7)进行访问。FPGA(25)在由CPU(21)访问存储器(m2’)时，将从CPU(21)输出的1k存储器用地址转换为1M存储器用地址。

技术领域

本发明涉及介质处理装置。

背景技术

作为对纸币等介质进行处理的介质处理装置之一，例如有纸币再利用(recycle)装置。纸币再利用装置具备：纸币鉴别机，其对从纸币出入款口投入的纸币的币种、编号和真伪等进行鉴别；按照币种类别收纳纸币的多个盒；以及暂时聚集所入款的纸币的池(pool)部等。例如，纸币再利用装置在入款时，将由纸币鉴别机进行鉴别后的纸币暂时聚集到池部，在所入款的纸币不包含假币的情况下，将聚集在池部的纸币收纳到与币种对应的盒中，另一方面，在所入款的纸币包含假币的情况下，将聚集在池部的纸币退还到纸币出入款口。此外，例如纸币再利用装置在出款时，根据顾客所指定的出款金额，从各盒取出纸币并暂时聚集到池部后，从纸币出入款口送出所聚集的纸币。这样，在纸币再利用装置中，将存入的纸币再利用为出款用的纸币。

在纸币再利用装置中，为了使得维护和故障时的修理变得容易，存在形成被分割为多个单元的构造的纸币再利用装置。例如，纸币再利用装置被单元化为包含纸币出入款口的“纸币出入款单元”、包含纸币鉴别机的“鉴别单元”、包含池部的“池单元”、和包含盒的“盒单元”等。

此外，在单元化的纸币再利用装置中，存在以下的纸币再利用装置：按照每个单元搭载存储器，使得能够记录各单元的制造信息和实际运转性能等数据。此外，在按照每个单元搭载存储器的纸币再利用装置中，存在利用单一的CPU(Central Processing Unit：中央处理单元)控制多个单元的纸币再利用装置。

此外，在由CPU进行的存储器的访问控制中，大多使用串行通信，例如使用I2C(Inter-Integrated Circuit：内部集成电路，I-squared-C)标准或SPI(SerialPeripheral Interface：串行外设接口)标准的串行通信。

在I2C标准中，用于进行对存储器的访问的地址由“设备地址”和“字地址”形成。此外，“设备地址”包含“设备代码”和“R/W请求”。“设备地址”根据存储器的容量，包含“从属地址”和“页面地址”的双方或一方。设备地址为8位，设备代码为4位，R/W请求为1位。R/W请求在写请求的情况下被设定为“0”，在读请求的情况下被设定为“1”。8位的设备地址中的3位能够由从属地址和页面地址进行使用。

在I2C标准中，存储容量与从属地址、页面地址以及字地址的各地址的位数之间的对应关系如图1所示。图1是示出I2C标准中的各地址的位数的图。在I2C标准中，在控制对象为串行EEPROM(Electrically Erasable Programmable Read-Only Memory：电可擦除可编程只读存储器)的情况下，设备代码一律被设定为“1010”。与此相对，例如在控制对象的存储器的容量为1k字节的情况下，从属地址由3位形成、页面地址由0位形成、字地址由8位形成，另一方面，在控制对象的存储器的容量为1M字节的情况下，从属地址由2位形成、页面地址由1位形成、字地址由16位形成。这样，将从属地址、页面地址以及字地址的各地址的位数(即，地址的格式)与存储器的容量进行了关联。以下，有时将容量为1k字节的存储器称作“1k存储器”、容量为1M字节的存储器称作“1M存储器”。