[发明专利]基于LTPS半导体薄膜晶体管的GOA电路

权利要求书

1.一种基于LTPS半导体薄膜晶体管的GOA电路，其特征在于，包括：级 联的多个GOA单元，每个GOA单元均包括：正反向扫描控制单元(100)、输 出单元(200)、及节点控制单元(300)；

设n为正整数，除第一级、与最后一级GOA单元外，在第n级GOA单元中：

所述正反向扫描控制单元(100)包括：第一薄膜晶体管(T1)，所述第一 薄膜晶体管(T1)的栅极电性连接于正向扫描直流控制信号(U2D)，漏极电 性连接于上一级第n-1级GOA单元的输出端(G(n-1))，源极电性连接于第四节 点(W1(n))；第十二薄膜晶体管(T12)，所述第十二薄膜晶体管(T12)的栅 极电性连接于上一级第n-1级GOA单元的输出端(G(n-1))，漏极电性连接于第 四节点(W1(n))，源极电性连接于第三节点(H(n))；第三薄膜晶体管(T3)， 所述第三薄膜晶体管(T3)的栅极电性连接于反向扫描直流控制信号(D2U)， 源极电性连接于第五节点(W2(n))，漏极电性连接于下一级第n+1级GOA单元 的输出端(G(n+1))；以及第十三薄膜晶体管(T13)，所述第十三薄膜晶体管 (T13)的栅极电性连接于下一级第n+1级GOA单元的输出端(G(n+1))，漏极 电性连接于第五节点(W2(n))，源极电性连接于第三节点(H(n))；

所述输出单元(200)包括：第二薄膜晶体管(T2)，所述第二薄膜晶体管 (T2)的栅极电性连接于第一节点(Q(n))，源极电性连接于第M条时钟信号 (CK(M))，漏极电性连接于输出端(G(n))；以及第一电容(C1)，所述第一 电容(C1)的一端电性连接于第一节点(Q(n))，另一端电性连接于输出端 (G(n))；

所述节点控制单元(300)包括：第四薄膜晶体管(T4)，所述第四薄膜晶 体管(T4)的栅极电性连接于第M+1条时钟信号(CK(M+1))，源极电性连接 于输出端(G(n))，漏极电性连接于恒压低电位(VGL)；第五薄膜晶体管(T5)， 所述第五薄膜晶体管(T5)的栅极电性连接于恒压高电位(VGH)，源极电性 连接于第三节点(H(n))，漏极电性连接于第一节点(Q(n))；第六薄膜晶体管 (T6)，所述第六薄膜晶体管(T6)的栅极电性连接于第M+1条时钟信号 (CK(M+1))，源极电性连接于第三节点(H(n))，漏极电性连接于恒压低电位 (VGL)；第七薄膜晶体管(T7)，所述第七薄膜晶体管(T7)的栅极电性连 接于第二节点(P(n))，源极电性连接于第三节点(H(n))，漏极电性连接于恒 压低电位(VGL)；第八薄膜晶体管(T8)，所述第八薄膜晶体管(T8)的栅 极电性连接于第二节点(P(n))，源极电性连接于输出端(G(n))，漏极电性连 接于恒压低电位(VGL)；第九薄膜晶体管(T9)，所述第九薄膜晶体管(T9) 的栅极电性连接于第M+1条时钟信号(CK(M+1))，源极电性连接于第二节点 (P(n))，漏极电性连接于恒压低电位(VGL)；第十薄膜晶体管(T10)，所述 第十薄膜晶体管(T10)的栅极电性连接于第M条时钟信号(CK(M))，源极电 性连接于恒压高电位(VGH)，漏极电性连接于第二节点(P(n))；第十一薄膜 晶体管(T11)，所述第十一薄膜晶体管(T11)的栅极电性连接于第三节点 (H(n))，源极电性连接于第二节点(P(n))，漏极电性连接于恒压低电位 (VGL)；以及第二电容(C2)，所述第二电容(C2)的一端电性连接于第二 节点(P(n))，另一端电性连接于恒压低电位(VGL)；

正向扫描直流控制信号(U2D)与反向扫描直流控制信号(D2U)的电位 相反。