[发明专利]一种全隔离有源区结构的形成方法

说明书

技术领域

本发明属于半导体集成电路制造工艺技术领域，涉及一种全隔离有源 区结构的形成方法。

背景技术

随着集成电路工艺的持续发展，器件特征线宽越来越小，由此带来了很 多小尺寸效应如短沟道效应等，集成电路的功耗持续上升。另外，由于应用 范围的不断扩大，使得空间应用对集成电路提出更高的要求，传统的CMOS 集成电路面临更多的挑战。

为了消除栓锁效应(Latch-up)以及将高能粒子产生的离化效应催生了 一种新的衬底材料：绝缘层上硅(SiliconOnInsulator，SOI)。SOI材料 可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生 闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、 速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势。

目前比较广泛使用且比较有发展前途的SOI的材料主要有注氧隔离的 SIMOX(SeparationbyImplantedOxygen)材料、硅片键合和反面腐蚀的 BESOI(Bonding-EtchbackSOI)材料和将键合与注入相结合的SmartCutSOI 材料。在这三种材料中，SIMOX适合于制作薄膜全耗尽超大规模集成电路， BESOI材料适合于制作部分耗尽集成电路，而SmartCut材料目前采用的主 流SOI材料，即结合键合和离子注入/剥离工艺，在硅衬底上形成一层SOI。

现有的全隔离有源区结构需要结合键合和离子注入/剥离工艺预先制作 出SOI衬底，然后在制作好的SOI衬底上再定义有源区，期间采用大剂量的离 子注入以及硅片键合工艺，才能形成非常好的致密的绝缘层，其制作成本高， 而且Smartcut获得的全隔离有源区结构的衬底中埋氧层和表面硅易产生剥 落，会影响后续工艺及器件性能。

因此，本领域技术人员亟需提供一种全隔离有源区结构的形成方法，简 化现有全隔离有源区结构的形成步骤，减少工艺的复杂性，降低成本，同时 与现有的集成电路平面工艺相兼容。

发明内容

本发明所要解决的技术问题是提供一种全隔离有源区结构的形成方法， 简化现有全隔离有源区结构的形成步骤，减少工艺的复杂性，降低生产成本， 同时与现有的集成电路平面工艺相兼容。

为了解决上述技术问题，本发明提供了一种全隔离有源区结构的形成方 法，包括以下步骤：

步骤S01，提供一半导体衬底；

步骤S02，采用外延生长工艺在所述半导体衬底上形成外延层；

步骤S03，采用外延生长工艺在所述外延层上表面生长顶层硅；

步骤S04，对所述外延层以及顶层硅图形化，以在所述外延层以及顶层硅 中形成沟槽结构；

步骤S05，采用电解工艺将所述外延层电解为多孔硅；

步骤S06，采用热氧化工艺将所述多孔硅氧化为氧化硅，形成全隔离有源 区结构。

优选的，所述步骤S01中，所述半导体衬底为N型硅衬底。

优选的，所述步骤S02中，所述外延层为P型硅外延层。

优选的，所述P型硅外延层的厚度为2nm～500nm。

优选的，所述步骤S03中，所述顶层硅为无掺杂硅或N型硅。

优选的，所述顶层硅的厚度为10nm～2um。

优选的，所述步骤S04中，采用光刻和刻蚀工艺对所述外延层以及顶层 硅图形化。

优选的，所述沟槽结构的线宽为5nm～0.25um。

本发明提供了一种全隔离有源区结构的形成方法，通过电解工艺将外延 层电解为多孔硅，再通过热氧化工艺将多孔硅氧化为氧化硅，不仅能形成较 好的致密绝缘层，避免了有源区剥离的风险，降低了生产成本，相比现有的 全隔离有源区结构的形成工艺，省去了在SOI衬底上定义有源区的步骤，避 免采用大剂量的离子注入以及硅片键合工艺，简化了工艺步骤，且工艺可控， 同时与现有的集成电路平面工艺相兼容。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需 要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明 的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提 下，还可以根据这些附图获得其他的附图。

图1为本发明提出的全隔离有源区结构的形成方法的流程示意图；