[发明专利]一种时间交织流水线ADC系统及其时序操作方法

说明书

本发明公开了一种时间交织流水线ADC系统及其时序操作方法。其包括数模转换器结构，扰动校准信号注入结构以及自适应算法原理，模数转换器系统结构可在较低的系统开销下，实现扰动信号的注入，实现各通道归一化的电容参数校正。使用冗余采样通道实现采样随机化，使通道延迟偏差降低至噪声底，对比传统的延迟校正方法节约了大量功耗与面积开销；使用非固定正负信号极性通路，并结合随机化采样通道选择，节省了传统运放offset校正电路中的动态反向电路，降低了时序要求；使用可校正的多通道分离增益校正扰动信号注入，对比传统方案节省了高功耗的前置高速采样保持电路，并提高了时间交织流水线ADC系统的采样速度。

技术领域

本发明涉及一种时间交织流水线ADC系统及其时序操作方法。

背景技术

由于单路流水线ADC系统的处理速度限制，在实现高速流水线ADC时经常使用时间交织结构拼接。时间交织流水线ADC结构可将原本对单路ADC的速度要求降低N倍，N为系统拼接的单路流水线ADC路数。虽然时间交织结构大幅拓展了ADC系统的采样速度，但各单通道ADC之间的各类匹配误差限制了时间交织ADC系统性能的提升。

随着集成电路工艺的进步，数字自适应校正技术（简称LMS）被广泛的应用于解决ADC的各类偏差问题。时间交织流水线ADC系统一般涉及通道间采样偏差、通道间直流静态偏差（简称Offset）以及通道间增益偏差三种偏差。而传统的LMS算法需要针对不同种类偏差注入不同种类扰动信号并设计各自的LMS校正环路。这类方法具有较大的系统开销与缓慢的系统响应。比如，需要设计专门的全速采样保持电路以统一注入增益校正或offset校正扰动信号，使采样保持电路成为了系统瓶颈并消耗大量功耗；需要设计高开销的小数数字延迟电路以修正各通道间延迟偏差。需要一种低开销，高鲁棒的时间交织ADC方案。

发明内容

本发明的目的在于克服现有技术的不足，提供一种时间交织流水线ADC系统及其时序操作方法，其包括数模转换器结构，扰动校准信号注入结构以及自适应算法原理，模数转换器系统结构可在较低的系统开销下，实现扰动信号的注入，实现各通道归一化的电容参数校正，并可通过冗余采样通路实现随机采样，使用基于冗余通路的随机采样替代通道延迟校正，利用冗余通路的预设信号正负极性提取各通道的offset偏差用于后台数字校正，利用通道预设扰动注入完成对各通道的增益偏差校正。

本发明的目的是通过以下技术方案来实现的：一种时间交织流水线ADC系统，它包括N个采样通道、M个运算放大器正极性通道输入多选器、M个运算放大器负极性通道输入多选器、M个运算放大器和两个输出多选器，每个采样通道的输入并行与输入信号连接，每个采样通道的输出分别接入运算放大器正极性通道输入多选器和运算放大器负极性通道输入多选器，运算放大器正极性通道输入多选器的输出与运算放大器正输入端连接，运算放大器负极性通道输入多选器的输出与运算放大器负输入端连接，运算放大器的输出分别于两个输出多选器连接，M个运算放大器输出通过输出多选器器重新整合为单路信号，所述的N个采样通道中有i个为正极性连接有j个为负极性连接，i+j=N，其中N≥4，M≥3。

所述的采样通道包括电容、并行ADC、DAC和开关，输入信号VINP通过开关Ssp[n]接入并行ADC的正输入端，输入信号VINN通过开关Ssn[n]接入并行ADC的负输入端，并行ADC与DAC连接，DAC的正输出端通过开关Sgp[n]接入运算放大器正极性通道输入多选器，DAC的负输出端通过开关Sgn[n]接入运算放大器负极性通道输入多选器，并行ADC 的正输入端还通过电容Csap[n]与DAC的正输出端连接，并行ADC 的负输入端还通过电容Csan[n]与DAC的负输出端连接, 并行ADC的正负输入端之间通过开关Srstp[n]与Srstn[n]连接。

系统中每个采样通道进行固定的物理倒相连接，通过采样通道的随机操作形成随机倒相的offset校正信号。